| 研究課題/領域番号 |
17700049
|
|---|
| 研究種目 |
若手研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
近藤 正章 東京大学, 先端科学技術研究センター・産学官連携研究員, 特任助教授 (30376660)
|
|---|
| 研究期間 (年度) |
2005 – 2006
|
| 研究課題ステータス |
完了 (2006年度)
|
| 配分額 *注記 |
3,600千円 (直接経費: 3,600千円)
2006年度: 1,200千円 (直接経費: 1,200千円)
2005年度: 2,400千円 (直接経費: 2,400千円)
|
|---|
| キーワード | 実行時最適化 / ハードウェアカウンタ / 消費電力・消費エネルギー / DVS / 2線2相式非同期回路 / プリフェッチ / 2線2相式回路 |
|---|
| 研究概要 |
本年度は、温度や電圧などの外部環境変化による信号のタイミングエラーへの対処を目的に、細粒度に配線や要素回路を冗長化し、事象駆動原理に基づき演算を行うことで根本的に高いタイミング信頼性を持つ2線2相式の非同期回路について、昨年度行ったデータの動的解析による効率的な2線2相式回路の実装方式を、シミュレーションにより詳細に評価した。従来の1線式の回路方式に比べて消費電力が2倍から数十倍になってしまうという2線2相式回路の欠点を克服すべく提案する実装方式はプログラム実行中のデータを動的に解析し、必要な場合のみ2線2相式回路で演算を行うことで、高いタイミング信頼性を維持しつつ消費電力の大幅な削減を狙うものである。シミュレーション評価の結果、通常の2線2相式回路と比べた場合には、性能(回路遅延)の悪化がほとんどなく、あるいは場合によっては性能を向上させつつ、消費電力を50%程度に削減できることがわかった。また、従来の1線式の回路方式に比べても、消費電力を2倍以下程度に抑えることができることがわかった。
次に、動的にプログラムの振る舞いを解析し、それに応じて各種最適化を行うための統計処理に基づく実行時最適化手法の研究を昨年度に引き続き実施した。本手法は、あらかじめ各種のプログラムを実行し、ハードウェアカウンタの情報を取得することで、アプリケーションの振る舞いとカウンタとの対応関係を統計的に学習しておき、後に対象プログラム実行中にカウンタを監視しつつ最適化を行うものである。本手法を種々のコンピュータシステムに適用し、Dynamic Voltage Scaling(DVS)およびプリフェッチ制御になどに応用した結果、消費電力の削減や性能向上に非常に有効であることがわかった。
|
