研究課題
若手研究(B)
本課題では、増加の一途を辿る「システムLSI(SOC : System-On-a-Chip)」のテスト・コストへの対処として、「大規模システムLSIのテスト・コスト削減技術」に関する研究を遂行した。具体的には、システムLSIの部品となるコアのフロアプラン制約を考慮し、システムレベル・アプローチによって、テスト・アーキテクチャ、及びテストデータを最適化し、テスト・コストを削減する新規技術を研究開発した。具体的には、以下の研究項目に対して研究を遂行した。具体的には、以下の研究項目に対して研究を遂行した。(1)コアのフロアプラン制約を考慮したテストデータ伝搬経路(TAM : Test Access Mechanism)に関する研究TAMの最適化において、コアのフロアプランを考慮したTAMが生成される工夫を施した。すなわち、目的関数をテスト時間の最小化とし、コアのフロアプラン制約を満たす数理計画モデルの開発を行った。計算用高性能UNIXサーバー及び数理計画問題最適化エンジンを用いて、開発したTAM最適化問題を解き、最低なTAMを生成した。システムLSIのTAMを最適化するソフトウェアの開発を行った。0(2)テスト・スケジューリングに関する研究テスト時間を削減するような、全てのコアのテストデータ適用順序を求めるテスト・スケジューリングに関する研究を行った。すなわち、テスト時間が最小になるように、各コアのテストデータ、TAM、およびテスト実行方法を最適にする研究を行った。テスト・スケジューリングを数理最適化問題として定義し、計算用高性能UNIXサーバーと数理計画問題最適化エンジンを用いて、最適なテスト・スケジューリングを求めた。
すべて 2007 2006 2005
すべて 雑誌論文 (15件)
Proc. SPIE Volume : 6517 : Emerging Lithographic Technologies XI
IEICE Transactions on Electronics Vol. E89-C,No. 3
ページ: 377-383
110004656681
Proc. SPIE Volume : 6283, Photomask and Next-Generation Lithography Mask Technology XIII
ページ: 856-866
Proc. IEEE International Symposium on Circuits and Systems
ページ: 2561-2564
Proc. Photomask Technology
情報処理学会DAシンポジウム予稿集
ページ: 25-30
情報処理学会研究報告 Vol. 2006,No. 111
ページ: 93-98
110004851254
情報処理学会研究報告 Vol. 106,No. 386
ページ: 1-6
110005717508
IEICE Transactions on Electronics Vol.E89-C, No.3
Proc.SPIE Volume:6151, Emerging Lithographic Technologies X Volume 6151
ページ: 71-82
Proc.IEEE International Symposium on Quality Electronic Design N/A
ページ: 196-203
120006655357
電子情報通信学会技術報告 CPSY2005-79
ページ: 13-18
110004690660
Proc.IEEE International Symposium on System-on-Chip N/A
ページ: 137-140
情報処理学会研究報告 Vol.2005,No.102
ページ: 167-172
110003500117
ページ: 197-202
110003500122
