研究課題
基盤研究(A)
本研究では，暗号・誤り訂正用LSIの基幹となるガロア体算術演算データパスの設計技術を開発した．まず，(1)多項式環表現・冗長表現基底と呼ばれる冗長なガロア体表現に基づく高次算術演算データパスの形式的設計手法を開発し，(2)その回路表現に適用可能な計算機代数に基づく形式的検証手法を開発した．次に，(3)その応用として暗号プロセッサデータパスに同設計・検証手法を適用した．具体的には，ISO/IEC国際標準暗号を対象として，その高効率・耐タンパー性プロセッサデータパスの形式的設計に適用した．さらに，(4)高次ガロア体算術演算データパスを対象とした自動合成・検証システムを開発した．
ガロア体上の算術演算回路は，これまで設計者により経験的に設計されており，その検証に膨大な時間を必要としてきた．特に，実用的な暗号や誤り訂正回路の設計では，項数が100を越える長大なAND-XOR論理式が必要となり，シミュレーション用のテストベンチ作成も非直観的で困難であった．これに対して本研究では，新たな形式的表現を発案するとともに，グレブナー基底などの計算機代数の技法を駆使した形式的検証手法を開発した．これにより，従来困難だった規模の回路の完全な検証に実用的な時間で成功した．
すべて 2021 2020 2019 2018 2017 その他
すべて 国際共同研究 (3件) 雑誌論文 (24件) (うち国際共著 1件、 査読あり 24件、 オープンアクセス 9件) 学会発表 (27件) (うち国際学会 6件、 招待講演 9件) 図書 (1件) 備考 (1件)
Constructive Side-Channel Analysis and Secure Design
巻: 12244 ページ: 43-67
10.1007/978-3-030-68773-1_3
IEEE Transactions on Computers
巻: 69 号: 4 ページ: 534-548
10.1109/tc.2019.2957355
Journal of Cryptographic Engineering
巻: － 号: 2 ページ: 1-10
10.1007/s13389-020-00230-x
IEEE Transactions on Circuits and Systems II: Express Briefs
巻: 67 号: 9 ページ: 1604-1608
10.1109/tcsii.2020.3013415
IACR Transactions on Cryptographic Hardware and Embedded Systems
巻: 2020 ページ: 86-128
IEEE 50th International Symposium on Multiple-Valued Logic
巻: 1 ページ: 46-51
10.1109/ismvl49045.2020.00-31
Proceedings of International Symposium on Multiple-Value Logic
巻: － ページ: 52-57
10.1109/ismvl49045.2020.00-30
Proceedings of 8th International Workshop on Security Proofs for Embedded Systems
巻: 11 ページ: 64-77
10.29007/ws8z
IEEE Transactions on Electromagnetic Compatibility
巻: 61 号: 4 ページ: 1107-1114
10.1109/temc.2018.2866553
巻: 68 号: 7 ページ: 1091-1104
10.1109/tc.2019.2897996
巻: 9 号: 2 ページ: 101-113
10.1007/s13389-018-0187-8
IEEE International Symposium on Circuits and Systems
巻: 1 ページ: 1-4
10.1109/iscas.2019.8702231
IEEE 49th International Symposium on Multiple-Valued Logic
巻: 1 ページ: 49-54
10.1109/ismvl.2019.00017
IEEE Transactions on Circuits and Systems I: Regular Papers
巻: 66 号: 2 ページ: 616-629
10.1109/tcsi.2018.2869086
Journal of Applied Logics
巻: 5 ページ: 1815-1831
IEEE 48th International Symposium on Multiple-Valued Logic
巻: 1 ページ: 62-67
10.1109/ismvl.2018.00019
巻: 1 ページ: 7-12
10.1109/ismvl.2018.00010
International Workshop on Constructive Side-Channel Analysis and Secure Design 2018
巻: 1 ページ: 44-60
10.1007/978-3-319-89641-0_3
巻: 1 ページ: 1-13
IEICE Transactions on Information and Systems
巻: E100.D 号: 8 ページ: 1603-1610
10.1587/transinf.2016LOP0010
130005876144
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E100.A 号: 7 ページ: 1396-1408
10.1587/transfun.E100.A.1396
130007311794
IEEE 47th International Symposium on Multiple-Valued Logic (ISMVL)
巻: 1 ページ: 136-141
10.1109/ismvl.2017.35
International Workshop on Constructive Side-Channel Analysis and Secure Design (COSADE 2017)
巻: 10348 ページ: 50-64
10.1007/978-3-319-64647-3_4
巻: 10348 ページ: 248-263
10.1007/978-3-319-64647-3_15
http://www.ecsis.riec.tohoku.ac.jp/
