| 研究課題/領域番号 |
17H01260
|
|---|
| 研究種目 |
基盤研究(A)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子・電気材料工学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
高木 信一 東京大学, 大学院工学系研究科(工学部), 教授 (30372402)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2018-03-31
|
| 研究課題ステータス |
中途終了 (2017年度)
|
| 配分額 *注記 |
44,460千円 (直接経費: 34,200千円、間接経費: 10,260千円)
2017年度: 18,460千円 (直接経費: 14,200千円、間接経費: 4,260千円)
|
|---|
| キーワード | MOSFET / ゲルマニウム / III-V族半導体 / 移動度 / 3次元集積 / デバイス設計・製造プロセス |
|---|
| 研究実績の概要 |
(1) layer transferによるチャネル形成技術・・・3次元スタックIII-V/Ge CMOS構造形成の基礎となるlayer transfer技術について、InAsに対して、smart cutのための水素イオン注入条件について具体的に検討し、過去の文献による結果と予算額の両面から、室温において5E16 cm-2を中心ドーズとして検討をすることとした。また、表面保護層の膜厚を決定するために、イオン注入シミュレーションにより、注入水素のピーク位置を評価し、イオン注入エネルギーと表面保護膜厚の妥当性を確認した。また、smart cutが実現できることの評価指標として、顕微鏡によりBlisterの発生量を観察することが有効であることが分かった。
(2)低温SD形成と3次元CMOSコテクティビティ技術・・・本提案を実現する上で重要なIII-V族半導体金属合金層について、適切な金属材料探索を開始した。
(3)高品質MOS界面形成技術・・・GeとInAsに対して、低欠陥で信頼性の高いMOSゲートスタックと界面形成技術の開発を進めた。具体的には、Ge MOS界面制御に関し、GeOx改質技術として、Al2O3形成前と形成後のプラズマ酸化による界面特性の違いを検討し、種々のhigh k 絶縁膜を用いて界面特性を検討した。結果として、形成前酸化で遅い界面欠陥が減少すること、形成前酸化＋Al2O3の組み合わせによって、遅い界面欠陥の密度が最小化されることを見出した。また、一方、InAsに対しては、MOS界面制御技術として、HF前処理が価電子帯近傍の界面準位に当たる影響を調べ、S処理に対する優位性を確認した。
|
| 現在までの達成度 (段落) |
29年度が最終年度であるため、記入しない。
|
| 今後の研究の推進方策 |
29年度が最終年度であるため、記入しない。
|
