| 研究課題/領域番号 |
17K00087
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム
|
|---|
| 研究機関 | 湘南工科大学 |
|---|
研究代表者 |
三浦 康之 湘南工科大学, 情報学部, 教授 (40440292)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2023-03-31
|
| 研究課題ステータス |
完了 (2022年度)
|
| 配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2019年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2018年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2017年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
|
|---|
| キーワード | コンピュータアーキテクチャ / FPGA / 並列処理 / 相互結合ネットワーク / システムオンチップ / ハイパフォーマンスコンピューティング / ネットワークオンチップ / ネットワーク / ハイパフォーマンス・コンピューティング |
|---|
| 研究成果の概要 |
本研究は、FPGAクラスタにおける汎用的なクラスタ内・クラスタ間通信のためのフレームワークの構築を目的としている。本研究計画では、Altera FPGAの開発環境の枠組みを用いて、パケット交換方式によるFPGA内のメモリモジュール・外部メモリ等、ボード間通信を含む様々なモジュール間通信機能を実現するコンポーネントを構築した。
上記につき、「Avalon-Streamingインターフェイスを用いた一対一のモジュール間通信機能の実現」「複数のソフトコア・プロセッサが同時に稼働するシステムの試作と実験」を実現し、複数ボードにおける多対多の通信インターフェイスとなるルータ回路を実現した。
|
| 研究成果の学術的意義や社会的意義 |
これまで、FPGA間の通信は開発者が定義し、個別に開発を行うのは一般的であった。本研究計画では、従来のQsysの枠組みを利用しつつ、Avalon-Streaming interfaceの活用により、パケット通信の手法を取り入れることによって、FPGAボード間にまたがるメモリアクセスを抽象化するフレームワークを提供する。本研究計画の成果により、ユーザーロジックを開発する各ユーザーは、ボードの内部と外部を意識することなく、統一的なメモリ空間により、メモリ、PCIインターフェイスなどのアクセスが可能となり、FPGAクラスタのためのユーザーロジックの開発期間が大幅に短縮される。
|
