| 研究課題/領域番号 |
18200002
|
|---|
| 研究種目 |
基盤研究(A)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
中村 宏 東京大学, 先端科学技術研究センター, 准教授 (20212102)
|
|---|
| 研究分担者 |
中村 宏 東京大学, 先端科学技術研究センター, 准教授 (20212102)
今井 雅 東京大学, 駒場オープンラボラトリー, 特任准教授 (70323665)
近藤 正章 電気通信大学, 大学院・情報システム学研究科, 准教授 (30376660)
宇佐美 公良 芝浦工業大学, 工学部, 教授 (20365547)
|
|---|
| 研究期間 (年度) |
2006 – 2008
|
| 研究課題ステータス |
完了 (2008年度)
|
| 配分額 *注記 |
48,880千円 (直接経費: 37,600千円、間接経費: 11,280千円)
2008年度: 12,480千円 (直接経費: 9,600千円、間接経費: 2,880千円)
2007年度: 16,380千円 (直接経費: 12,600千円、間接経費: 3,780千円)
2006年度: 20,020千円 (直接経費: 15,400千円、間接経費: 4,620千円)
|
|---|
| キーワード | 低消費電力 / 動的リーク電力 / パワースイッチ / 命令実行制御 / 命令時効制御 |
|---|
| 研究概要 |
本研究では、パワースイッチと呼ばれる回路技術を活用したパワーゲーティング手法を用いて、高性能プロセッサの低消費電力化を実現することを目指した研究を遂行した。回路技術とアーキテクチャ、コンパイラという異なる設計階層間の協調により電源制御を統合的に行なった点が特徴である。それぞれの階層間が協調して低電力化を達成するための基盤技術として、パワーゲーティングを有効活用するための命令レベルにおける制御手法、コードの解析によるソフトウェアからの指示に基づくパワーゲーティングを実現するコンパイラ手法、パワースイッチによる空間的・時間的なオーバーヘッドを低減する回路技術の開発を行なった。また、シミュレーション評価によりこれらの手法がプロセッサのリーク電力を大幅に削減可能であることを示した。
|
