• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

デバイス設計の自由度を向上させる構造を有する縦型トランジスタに関する研究

研究課題

研究課題/領域番号 18656099
研究種目

萌芽研究

配分区分補助金
研究分野 電子デバイス・電子機器
研究機関東北大学

研究代表者

遠藤 哲郎  東北大学, 学際科学国際高等研究センター, 教授 (00271990)

研究期間 (年度) 2006 – 2008
研究課題ステータス 完了 (2008年度)
配分額 *注記
3,700千円 (直接経費: 3,700千円)
2008年度: 300千円 (直接経費: 300千円)
2007年度: 500千円 (直接経費: 500千円)
2006年度: 2,900千円 (直接経費: 2,900千円)
キーワード縦型トランジスタ / 集積回路 / 電子デバイス / ナノデバイス / 立体構造デバイス / デバイスシミュレーション / CAD / LSI
研究概要

デバイス設計の自由度を向上させる構造を有する縦型トランジスタに関する研究として、今年度は以下の研究を実施し、当該縦型トランジスタに対する知見を得た。
まずはじめに、リーク電流やしきい値の動的変化現象など、埋め込みゲート縦型トランジスタの高速動作特性・低消費電力動作特性における主要デバイス設計パラメータ依存性を定量的に明らかにした。具体的には、デバイス設計パラメータとして、(1)チャネル部のシリコン柱の直径(RB)、(2)拡散層部のシリコン柱の直径(RD)、(3)シリコン柱の窪み形状、(4)ゲート絶縁膜の膜厚、(5)チャネルの不純物分布、(6)拡散層の不純物分布、(7)チャネル長などを選定し、そのデバイス特性を解析した。特に、デバイスの動的特性および過渡特性を向上させるために、基板浮遊効果を抑制することに着眼して今年度の研究を進めた。そして、これらの解析結果より、動的動作における当該デバイスの設計理論を提案した。さらに、埋め込みゲート縦型トランジスタのナノスケール領域におけるスケーリング理論を提案した。
そして、埋め込みゲート縦型トランジスタによるデバイス特性の向上及びデバイスサイズの微細化に関する上述の研究成果とこれまでの研究成果を、総合的・定量的に取りまとめた。この総合的解析により、当該埋め込みゲート縦型トランジスタによって、「デバイスサイズの微細化」と「原理的デバイス性能の向上」と「デバイス性能を劣化させる負荷の削減」を独立に実現できることを定量的に示し、本研究の総括を行った。

報告書

(3件)
  • 2008 実績報告書
  • 2007 実績報告書
  • 2006 実績報告書
  • 研究成果

    (8件)

すべて 2008 2007 2006

すべて 雑誌論文 (4件) (うち査読あり 1件) 学会発表 (4件)

  • [雑誌論文] Study of Self-Heating in Si Nano Structure for Floating Body-Surround Gate Transistor with High-k Dielectric Films2007

    • 著者名/発表者名
      Tetsuo Endoh and Kousuke Tanaka
    • 雑誌名

      Japanese Journal of Applied Physics Vol.46, No.5B

      ページ: 3189-3192

    • 関連する報告書
      2007 実績報告書
    • 査読あり
  • [雑誌論文] Study of Effect of Halo Implantation on Nano-Scale Double Gate MOSFET2006

    • 著者名/発表者名
      Yuto Momma, Tetsuo Endoh
    • 雑誌名

      International Symposium on Bio- and Nano- Electronics P-37

      ページ: 119-120

    • 関連する報告書
      2006 実績報告書
  • [雑誌論文] Study of 30-nm Double-Gate MOSFET with Halo Implantation Technology2006

    • 著者名/発表者名
      Yuto Monma, Tetsuo Endoh
    • 雑誌名

      2006 Asia-Pacific Workshop on Fundamental and Application of Advanced Semiconductor Devices

      ページ: 229-232

    • NAID

      110004813229

    • 関連する報告書
      2006 実績報告書
  • [雑誌論文] Study of Self-Heating in Si Nano Structure for FB-SGT with High-k Dielectric Films2006

    • 著者名/発表者名
      Tetsuo Endoh, Kousuke Tanaka
    • 雑誌名

      2006 International Workshop on Dielectric Thin Films for Future ULSI Devices

      ページ: 115-116

    • 関連する報告書
      2006 実績報告書
  • [学会発表] Study of Self-Heating Phenomena in Si Nano Wire MOS Transistor2008

    • 著者名/発表者名
      Tetsuo Endoh
    • 学会等名
      2008 Asia-Paci_c Workshop on Funda mentals and Application of Advanced Semiconductor Devices
    • 発表場所
      北海道札幌市
    • 年月日
      2008-07-09
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Scalability of Vertical MOSFETs in Sub-10nm generation and its Mechanism2008

    • 著者名/発表者名
      Tetsuo Endoh
    • 学会等名
      2008 Asia-Paci_c Workshop on Funda mentals and Application of Advanced Semiconductor Devices
    • 発表場所
      北海道札幌市
    • 年月日
      2008-07-09
    • 関連する報告書
      2008 実績報告書
  • [学会発表] High Performance Multi-Nano-Pillar Type Vertical MOS FET Scaling to 15nm Node2008

    • 著者名/発表者名
      Tetsuo Endoh
    • 学会等名
      2008 International Meeting for Future Electron Devices
    • 発表場所
      大阪府吹田市
    • 年月日
      2008-05-22
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Analysis of the Dependency of Body Thickness on the Performance of the Nano-Scale Vertical MOSFET2007

    • 著者名/発表者名
      Yuto Norifusa and Tetsuo Endoh
    • 学会等名
      IEEE, IMFEDK2007
    • 発表場所
      大阪
    • 年月日
      2007-04-23
    • 関連する報告書
      2007 実績報告書

URL: 

公開日: 2006-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi