マルチクロックドメイン・システムオンチップのテスト容易化設計に関する研究

• 研究課題/領域番号: 18700046
• 研究種目: 若手研究(B)
• 配分区分: 補助金
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 奈良先端科学技術大学院大学
• 研究代表者: 米田 友和 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (20359871)
• 研究期間 (年度): 2006 – 2008
• 研究課題ステータス: 完了 (2008年度)
• 配分額: 3,810千円 (直接経費: 3,600千円、間接経費: 210千円); 2008年度: 910千円 (直接経費: 700千円、間接経費: 210千円); 2007年度: 700千円 (直接経費: 700千円); 2006年度: 2,200千円 (直接経費: 2,200千円)
• キーワード: 設計自動化 / テスト容易化設計 / テストアーキテクチャ / テストスケジューリング / システムオンチップ / マルチクロックドメイン / ネットワークオンチップ

研究概要

プロセッサコア、機能コア、メモリコアなどのコア毎に異なるクロック周波数で動作するマルチクロックドメイン・システムオンチップに対するテスト容易化設計に関する研究を行った。その結果、高品質かつ高速テストを実現するための課題を明確化し、その課題を解決するテストアーキテクチャおよびテストスケジューリング手法の確立を行った。

研究成果

• [雑誌論文] Thermal-Aware Test Access Mechanism and Wrapper Design Optimization for System-on-Chips (2008)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.10 ページ: 2440-2448
  • NAID: 10026805953
  • 査読あり
• [雑誌論文] On NoC Bandwidth Sharing for the Optimization of Area Cost and Test Application Time (2008)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.7 ページ: 1999-2007
  • NAID: 10026805015
  • 査読あり
• [雑誌論文] NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints (2008)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.7 ページ: 2008-2017
  • NAID: 10026805045
  • 査読あり
• [雑誌論文] Test Scheduling for Multi-Clock Domain SoCs under Power Constraint (2008)
  • 著者名/発表者名: Tomokazu Yoneda, Kimihiko Masuda and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.3 ページ: 747-755
  • NAID: 10026802150
  • 査読あり
• [雑誌論文] Effective Domain Partitioning for Multi-clock Domain IP Core Wrapper Design Under Power Constraints (2008)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Danella Zhao and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.3 ページ: 807-814
  • NAID: 10026802270
  • 査読あり
• [雑誌論文] Scheduling power-constrained tests through the soc functional bus (2008)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, Alex Orailoglu and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.3 ページ: 736-746
  • NAID: 10026802124
  • 査読あり
• [雑誌論文] NoC-compatible wrapper design and optimization under channel bandwidth and test time constraints (2008)
  • 著者名/発表者名: F. A. Hussin
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.7 ページ: 2008-2017
  • 査読あり
• [雑誌論文] On noc bandwidth sharing for the optimization of area cost and test application time (2008)
  • 著者名/発表者名: F. A. Hussin
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.7 ページ: 1999-2007
  • 査読あり
• [雑誌論文] Thermal-aware test access mechanism and wrapper design optimization for system-on-chips (2008)
  • 著者名/発表者名: T. E. Yu.
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.10 ページ: 2440-2448
  • 査読あり
• [雑誌論文] Scheduling power constrained tests through the soc functional bus (2008)
  • 著者名/発表者名: F.A. Hussin, T. Yoneda, A. Orailoglu, H. Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol. E91-D, No. 3 ページ: 736-746
  • NAID: 10026802124
  • 査読あり
• [雑誌論文] Effective Domain Partitioning for Multi-clock Domain IP Core Wrapper Design Under Power Constraints (2008)
  • 著者名/発表者名: T.E. Yu, T. Yoneda, D. Zhao, H. Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol. E91-D, No. 3 ページ: 807-814
  • NAID: 10026802270
  • 査読あり
• [雑誌論文] Test Scheduling for Multi-Clock Domain SoCs under Power Constraint (2008)
  • 著者名/発表者名: T. Yoneda, K. Masuda, H. Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol. E91-D, No. 3 ページ: 747-755
  • NAID: 10026802150
  • 査読あり
• [雑誌論文] NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints (2008)
  • 著者名/発表者名: F.A. Hussin. T. Yoneda, H. Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems (To appear)
  • NAID: 10026805045
  • 査読あり
• [雑誌論文] On NoC Bandwidth Sharing for the Optimization of Area Cost and Test Application Time (2008)
  • 著者名/発表者名: F.A. Hussin, T. Yoneda, H. Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems (To appear)
  • NAID: 10026805015
  • 査読あり
• [雑誌論文] Core-based testing of multiprocessor system-on-chips utilizing hierarchical functional buses (2007)
  • 著者名/発表者名: F.A.Hussin, T.Yoneda, A.Orailoglu, H.Fujiwara
  • 雑誌名: Proceedings of the 12th Asia and South Pacific Design Automation Conference 2007 (ASP-DAC'07) ページ: 720-725
• [雑誌論文] An soc test scheduling algorithm using reconfigurable union wrappers (2007)
  • 著者名/発表者名: T.Yoneda, M.Imanishi, H.Fujiwara
  • 雑誌名: Proceedings of the Design, Automation and Test in Europe (DATE' 07) ページ: 231-236
• [雑誌論文] Using domain partitioning in wrapper design for IP cores under power constraints (2007)
  • 著者名/発表者名: T.E.Yu, T.Yoneda, D.Zhao, H.Fujiwara
  • 雑誌名: Proceedings of the IEEE 25th VLSI Test Symposium (VTS'07) (To appear)
• [雑誌論文] TAM design and optimization for transparency-based soc test (2007)
  • 著者名/発表者名: T.Yoneda, A.Shuto, H.Ichihara, T.Inoue, H.Fujiwara
  • 雑誌名: Proceedings of the IEEE 25th VLSI Test Symposium (VTS'07) (To appear)
• [雑誌論文] Power-aware multi-frequency heterogeneous soc test framework design with floor-ceiling packing (2007)
  • 著者名/発表者名: D.Zhao, R.Huang, T.Yoneda, H.Fujiwara
  • 雑誌名: Proceedings of the 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007) (To appear)
• [雑誌論文] Optimization of noc wrapper design under bandwidth and test time constraints (2007)
  • 著者名/発表者名: F.A.Hussin, T.Yoneda, H.Fujiwara
  • 雑誌名: Proceedings of the The IEEE European Test Symposium 2007 (To appear)
• [雑誌論文] NoC wrapper optimization under channel bandwidth and test time constraints (2007)
  • 著者名/発表者名: F.A.Hussin, T.Yoneda, H.Fujiwara
  • 雑誌名: Technical Report of IEICE (DC2006-80) Vol. 106, No. 528 ページ: 1-6
  • NAID: 110006224499
• [雑誌論文] Power-constrained SOC test schedules through utilization of functional buses (2006)
  • 著者名/発表者名: F.A.Hussin, T.Yoneda, A.Orailoglu, H.Fujiwara
  • 雑誌名: Proceedings of the 24th IEEE International Conference on Computer Design (ICCD'06) ページ: 230-236
• [雑誌論文] Designing power-aware wrapper for multi-clock domain cores using clock domain partitioning (2006)
  • 著者名/発表者名: T.E.Yu, T.Yoneda, D.Zhao, H.Fujiwara
  • 雑誌名: Digest of Papers, IEEE 7th Workshop on RTL and High Level Testing (WRTLT'06) ページ: 43-48
• [雑誌論文] An optimal test bus design for transparency-based soc test (2006)
  • 著者名/発表者名: T.Yoneda, A.Shuto, H.Ichihara, T.Inoue, H.Fujiwara
  • 雑誌名: Digest of Papers, IEEE 7th Workshop on RTL and High Level Testing (WRTLT'06) ページ: 21-26
• [雑誌論文] Power-conscious microprocessor-based testing of system-on-chip (2006)
  • 著者名/発表者名: F.A.Hussin, T.Yoneda, A.Orailoglu, H.Fujiwara
  • 雑誌名: Technical Report of IEICE (VLD2006-6) Vol. 106, No. 32 ページ: 25-30
  • NAID: 110004821860
• [雑誌論文] メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング (2006)
  • 著者名/発表者名: 福田 雄介, 米田 友和, 藤原 秀雄
  • 雑誌名: 信学技報(DC2006-48) Vol. 106, No. 387 ページ: 59-64
  • NAID: 110005717338
• [学会発表] Test infrastructure design for core-based system-on-chip under cycle-accurate thermal constraints (2009)
  • 著者名/発表者名: T. E. Yu, T. Yoneda, K. Chakrabarty and H. Fuiiwara
  • 学会等名: 14th Asia and South Pacific Design Automation Conference 2009 (ASP-DAC'09)
  • 発表場所: 横浜、神奈川
  • 年月日: 2009-01-22
• [学会発表] Test Infrastructure Design for Core-Based System-on-Chip Under Cycle-Accurate Thermal Constraints (2009)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty and Hideo Fujiwara
  • 学会等名: 14th Asia and South Pacific Design Automation Conference (ASP-DAC2009)
• [学会発表] A reconfigurable wrapper design for multi-dock domain cores (2008)
  • 著者名/発表者名: T. Yoshida, T. Yoneda and H. Fujiwara
  • 学会等名: 9th IEEE Workshop on RTL and High Level Testing (WRTLT'08)
  • 発表場所: 札幌、北海道
  • 年月日: 2008-11-27
• [学会発表] マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法 (2008)
  • 著者名/発表者名: 吉田宜司, 米田友和, 藤原秀雄
  • 学会等名: デザインガイア2008(ディペンダブルコンピューティング研究会)
  • 発表場所: 北九州学術研究都市、福岡
  • 年月日: 2008-11-18
• [学会発表] Wrapper and TAM co-optimization for reuse of soc functional interconnects (2008)
  • 著者名/発表者名: Tomokazu Yoneda and Hideo Fujiwara
  • 学会等名: Design, Automation and Test in Europe (DATE'08)
• [学会発表] Wrapper and TAM co-optimization for reuse of soc functional interconnects (2008)
  • 著者名/発表者名: T. Yoneda, H. Fujiwara
  • 学会等名: Design, Automation and Test in Europe (DATE'08)
  • 発表場所: Munich, Germany
• [学会発表] Thermal-safe test access mechanism and wrapper co-optimization for system-on-chip (2007)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty and Hideo Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
• [学会発表] Test scheduling for memory cores with built-in self-repair (2007)
  • 著者名/発表者名: Tomokazu Yoneda, Yusuke Fukuda and Hideo Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
• [学会発表] Area overhead and test time co-optimization through noc bandwidth sharing (2007)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda and Hideo Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
• [学会発表] Power-aware multi-frequency heterogeneous SoC test framework design with floor-ceiling packing (2007)
  • 著者名/発表者名: Danella Zhao, Ronghua Huang, Tomokazu Yoneda, and Hideo Fujiwara
  • 学会等名: 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007)
• [学会発表] Optimization of noc wrapper design under bandwidth and test time constraints (2007)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda and Hideo Fujiwara
  • 学会等名: The IEEE European Test Symposium 2007 (ETS'07)
• [学会発表] TAM design and optimization for transparency-based soc test (2007)
  • 著者名/発表者名: Tomokazu Yoneda, Akiko Shuto, Hideyuki Ichihara, Tomoo Inoue and Hideo Fujiwara
  • 学会等名: IEEE 25th VLSI Test Symposium (VTS'07)
• [学会発表] Using domain partitioning in wrapper design for IP cores under power constraints (2007)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Danella Zhao and Hideo Fujiwara
  • 学会等名: IEEE 25th VLSI Test Symposium (VTS'07)
• [学会発表] Core-Based Testing of Multiprocessor System-on-Chips Utilizing Hierarchical Functional Buses (2007)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, Alex Orailoglu, and Hideo Fujiwara
  • 学会等名: 12th Asia and South Pacific Design Automation Conference 2007 (ASP-DAC'07)
• [学会発表] An SoC Test Scheduling Algorithm using Reconfigurable Union Wrappers (2007)
  • 著者名/発表者名: Tomokazu Yoneda, Masahiro Imanishi and Hideo Fujiwara
  • 学会等名: Design, Automation and Test in Europe (DATE'07)
• [学会発表] An SoC Test Scheduling Algorithm using Reconfigurable Union Wrappers (2007)
  • 著者名/発表者名: T. Yoneda, M. Imanishi, H. Fujiwara
  • 学会等名: Design, Automation and Test in Europe (DATE'07)
  • 発表場所: Nice, France
• [学会発表] Using domain partitoning in wrapper design for IP cores under power constraints (2007)
  • 著者名/発表者名: T.E. Yu, T. Yoneda, D. Zhao, H. Fujiwara
  • 学会等名: IEEE 25th VLSI Test Symposium (VTS'07)
  • 発表場所: Berkekey, USA
• [学会発表] TAM design and optimization for transparency-based soc test (2007)
  • 著者名/発表者名: T. Yoneda, A. Shuto, H. Ichihara, T. Inoue, H. Fujiwara
  • 学会等名: IEEE 25th VLSI Test Symposium (VTS'07)
  • 発表場所: Berkekey, USA
• [学会発表] Optimization of noc wrapper design under bandwidth and test time constraints (2007)
  • 著者名/発表者名: F.A. Hussin, T. Yoneda, H. Fujiwara
  • 学会等名: The IEEE European Test Symopsium 2007 (ETS'07)
  • 発表場所: Freiburg, Germany
• [学会発表] Poweraware multi-frequency heterogeneous SoC test framework designwith floor-ceiling packing (2007)
  • 著者名/発表者名: D. Zhao, R. Huang, T. Yoneda, H. Fujiwara
  • 学会等名: 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007)
  • 発表場所: New Orleans, USA
• [学会発表] Area overhead and test time co-optimization through noc bandwidth sharing (2007)
  • 著者名/発表者名: F.A. Hussin, T. Yoneda, H. Fujiwara
  • 学会等名: IEEE 16th Asian Test Symopsium (ATS'07)
  • 発表場所: Beijing, China
• [学会発表] Test scheduling for memory cores with built-in self-repair (2007)
  • 著者名/発表者名: T. Yoneda, Y. Fukuda, H. Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
  • 発表場所: Beijing, China
• [学会発表] Power-constrained SOC test schedules through utilization of functional buses (2006)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, Alex Orailoglu and Hideo Fujiwara
  • 学会等名: 24th IEEE International Conference on Computer Design (ICCD'06)