• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

バーチャル配線を用いた高速・高効率FPGAコア

研究課題

研究課題/領域番号 18760244
研究種目

若手研究(B)

配分区分補助金
研究分野 電子デバイス・電子機器
研究機関東北大学

研究代表者

宮本 直人  東北大学, 未来科学技術共同研究センター, 助教 (60400462)

研究期間 (年度) 2006 – 2007
研究課題ステータス 完了 (2007年度)
配分額 *注記
3,500千円 (直接経費: 3,500千円)
2007年度: 1,900千円 (直接経費: 1,900千円)
2006年度: 1,600千円 (直接経費: 1,600千円)
キーワード電子デバイス・機器 / システムオンチップ / 計算機システム / 設計自動化 / FPGA / 動的再構成
研究概要

日本の半導体産業の中心はSOC(System On a Chip)である。SOCは短期間設計、高性能、低消費電力、低コスト化が重要であるが、これらの要求を満たすには、自身の回路構成を自由に切替え可能なFPGA(Field Programmable Gate Array)とSOCを融合することが必須である。本研究の目的は、SOCに組込み可能な高速・高効率FPGAコアの創出である。
1.バーチャル配線の開発
マルチコンテクスト型動的再構成FPGAにおいて、異なるコンテクスト上に配置され、時間的に多重化した回路間を結ぶ配線のことをバーチャル配線と呼ぶ。バーチャル配線を実現するハードウェアとして、シフトレジスタ型TCM(Temporal Communication Module)を開発した。バーチャル信号の読出書込に約10サイクル必要な従来のSRAM型TCMに対し、シフトレジスタ型TCMはこれを1サイクルで実行できる。
2.バーチャル配線アルゴリズムの開発
時間方向のバーチャル配線と実配線を融合した時空間配線ネットワーク上に回路を配置配線するアルゴリズムを新たに開発した。クリティカルパス優先FDS(Force-Directed Scheduling)アルゴリズムを用いて回路を複数のコンテクストに分割後、コンテクスト毎に空間分割アルゴリズム(KL-FM法)を適用してPE(Processing Element)アレイ上に配置する。配線アルゴリズムは、NN(Nearest Neighbor)に対応するFDSベースのアルゴリズムを開発した。
3.バーチャル配線の評価
90nm 6層配線プロセスを用いて動的再構成FPGAを設計・試作し、LSIテスタで評価した。FPGA上に30 PEは規模のベンチマーク回路を配置配線し、最大動作周波数を測定した結果、バーチャル配線を用いることにより約30%動作速度が向上することを明らかにし、その有効性を確認することができた。

報告書

(2件)
  • 2007 実績報告書
  • 2006 実績報告書
  • 研究成果

    (8件)

すべて 2007 2006

すべて 雑誌論文 (3件) (うち査読あり 1件) 学会発表 (5件)

  • [雑誌論文] Revolutional Progress of Silicon Technologies Exhibiting Very High Speed Performance Over a 50-GHz Clock Rate2007

    • 著者名/発表者名
      Tadahiro Ohmi
    • 雑誌名

      IEEE Trans. on Electron Devices 6

      ページ: 1471-1477

    • 関連する報告書
      2007 実績報告書
    • 査読あり
  • [雑誌論文] Improving Execution Speed of FPGA using Dynamically Reconfigurable Technique2007

    • 著者名/発表者名
      Roel Pantonial
    • 雑誌名

      Proceedings of the 2007 Conference on Asia South Pacific Design Automation Conference

      ページ: 108-109

    • 関連する報告書
      2006 実績報告書
  • [雑誌論文] Improving Multi-Context Execution Speed on DRFPGAs2006

    • 著者名/発表者名
      Md.Ashfaquzzaman Khan
    • 雑誌名

      Proceeding of the IEEE 2006 Asian Solid-State Circuits Conference 2

      ページ: 275-278

    • 関連する報告書
      2006 実績報告書
  • [学会発表] A Rapid Prototyping of Real-Time Pattern Generator for Step-and-Scan Lithography Using Digital Micromirror Device2007

    • 著者名/発表者名
      Naoto Miyamoto
    • 学会等名
      2007 International Conference on Field Programmable Technology
    • 発表場所
      日本 北九州市
    • 年月日
      2007-12-13
    • 関連する報告書
      2007 実績報告書
  • [学会発表] A Balanced Vector-Quantization Processor Eliminating Redundant Caculation for Real-Time Motion Picture Compression2007

    • 著者名/発表者名
      Masahiro Konda
    • 学会等名
      2007 International Conference on Field Programmable Technology
    • 発表場所
      日本 北九州市
    • 年月日
      2007-12-13
    • 関連する報告書
      2007 実績報告書
  • [学会発表] Statistical Analysis of RTS Noise and Low Frequency Noise in 1M MOSFETs using an Advanced TEG2007

    • 著者名/発表者名
      Kenichi Abe
    • 学会等名
      19th International Conference on Noise and Fluctuations
    • 発表場所
      日本 東京都 渋谷区
    • 年月日
      2007-09-11
    • 関連する報告書
      2007 実績報告書
  • [学会発表] Ramdom Telegraph Signal Statistical Analysis using a Very Large-scale Array TEG with 1M MOSFETs2007

    • 著者名/発表者名
      Kenichi Abe
    • 学会等名
      2007 International Conference on VLSI Technology
    • 発表場所
      日本 京都市
    • 年月日
      2007-06-14
    • 関連する報告書
      2007 実績報告書
  • [学会発表] Analysis of Source Follower Random Telegraph Signal using nMOS and pMOS Array TEG2007

    • 著者名/発表者名
      Kenichi Abe
    • 学会等名
      2007 International Image Sensor Workshop
    • 発表場所
      米国 Maine州 Ogunquit
    • 年月日
      2007-06-07
    • 関連する報告書
      2007 実績報告書

URL: 

公開日: 2006-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi