| 研究課題/領域番号 |
18H03302
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分61040:ソフトコンピューティング関連
|
|---|
| 研究機関 | 北海道大学 |
|---|
研究代表者 |
浅井 哲也 北海道大学, 情報科学研究院, 教授 (00312380)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2021-03-31
|
| 研究課題ステータス |
完了 (2020年度)
|
| 配分額 *注記 |
17,420千円 (直接経費: 13,400千円、間接経費: 4,020千円)
2020年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
2019年度: 8,060千円 (直接経費: 6,200千円、間接経費: 1,860千円)
2018年度: 7,280千円 (直接経費: 5,600千円、間接経費: 1,680千円)
|
|---|
| キーワード | 集積回路 / 低電力論理回路 / 確率共鳴 / フローティングゲート / 論理回路 / 低電力回路 / CMOS / ノイズ |
|---|
| 研究成果の概要 |
電源電圧を下げることで消費電力を抑えつつ、電源電圧降下による誤動作をノイズ注入により回復可能な「確率共鳴（SR）NANDゲート」に関する研究を行った。基本構造は、フローティングゲート構造を用いた多入力インバータをを二つ組み合わせたラッチであり、このラッチにノイズを与えてSRを誘引する。このラッチの状態遷移の閾特性を利用して閾論理回路を構築した。通常、フローティングゲートの容量を対地容量より大きくしなければ閾論理回路は構成できないが、ラッチ構造によりフローティングゲート入力の僅かな電圧差が増幅され出力に現われるため、入力の振幅とFG-INVの閾値のバラツキを緩和できる。
|
| 研究成果の学術的意義や社会的意義 |
本研究成果を基板とした集積回路工学の発展により、長時間駆動やエナジーハーベスティング技術の恩恵を直接受けられる集積回路が実現できると思われる。また、フローティングゲートプロセスが必須になることから、我が国が得意とするフラッシュ型不揮発メモリのプロセスの強みを活かした卓越した技術・産業の基盤となり得る。集積デバイス学、回路設計学、システム設計学の分野を横断する研究成果であり、停滞気味の日本の半導体集積回路研究の活性化に向けた一助となれば幸いである。
|
