| 研究課題/領域番号 |
18K11221
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 会津大学 |
|---|
研究代表者 |
齋藤 寛 会津大学, コンピュータ理工学部, 上級准教授 (50361671)
|
|---|
| 研究分担者 |
富岡 洋一 会津大学, コンピュータ理工学部, 上級准教授 (10574072)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2021-03-31
|
| 研究課題ステータス |
完了 (2020年度)
|
| 配分額 *注記 |
3,510千円 (直接経費: 2,700千円、間接経費: 810千円)
2020年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2019年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2018年度: 1,950千円 (直接経費: 1,500千円、間接経費: 450千円)
|
|---|
| キーワード | 非同期式回路 / FPGA / 畳み込みニューラルネットワーク |
|---|
| 研究成果の概要 |
本研究では、Field Programmable Gate Array (FPGA)を対象に、画像分類を行う畳み込みニューラルネットワークを低消費エネルギーな非同期式回路として実現し、深層機械学習に対する非同期式回路の有用性を明らかにすることを目的に研究を行った。また、量子化した二値化ニューラルネットワーク回路も非同期式回路として設計した。二値化ニューラルネットワークに関しては、同期式回路と比較して消費エネルギーを最もよい場合で約半分にすることができた。この他に、性能改善を目的に、配置制約を用いて非同期式回路をFPGAに設計するための設計手法を提案した。
|
| 研究成果の学術的意義や社会的意義 |
深層学習を実現するにあたり、GPUを用いた場合、電力消費やコストが大きくなる。一方、CPUを用いた場合、性能が問題となる。こうした問題に対し、深層学習を行う回路をFPGAに実現する手法が提案されている。しかし、こうした回路は、クロック信号を基に回路全体を制御する同期式回路として実現されているため、クロック周りの消費電力が大きい。本研究で実現した非同期式回路によって、消費エネルギーを削減することで、電力要求が厳しいアプリケーションでの使用が期待できる。
|
