| 研究課題/領域番号 |
18K11224
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 東京電機大学 |
|---|
研究代表者 |
小松 聡 東京電機大学, 工学部, 教授 (90334325)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2022-03-31
|
| 研究課題ステータス |
完了 (2021年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2020年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2019年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2018年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
|
|---|
| キーワード | オンチップ信号観測 / デバッグ支援 / VLSI設計技術 / 自動生成 |
|---|
| 研究成果の概要 |
本研究では、SoC開発におけるデバッグ支援のために、SoC開発におけるシグナルインテグリティやパワーインテグリティによる不具合のデバッグを可能とするオンチップ信号観測の実現、それをSoC上に短期間で設計をするためのオンチップ信号観測システムの自動生成技術の確立、オンチップ信号観測による実用的なアプリケーションでのデバッグ支援の効率化を目的として研究を行った。オンチップ信号観測に必要なスタンダード・セルによるRail-to-Railコンパレータの提案と評価、オンチップ信号観測回路の自動生成システムの構築、オンチップ信号観測回路のオンチップオシロスコープへの応用、などの成果が得られた。
|
| 研究成果の学術的意義や社会的意義 |
スタンダード・セルによるオンチップ信号観測システムの自動生成技術を確立することで、従来、SoC開発において大きな労力と長い時間が必要であったデバッグ作業に必要なオンチップ信号観測を短い時間で信号観測システムを実現することができるようになり、SoC開発の効率化・短期間化と製品の品質向上に貢献することが可能である。また、実際の試作チップによる信号観測例を示すことで、本技術の有効性を示すことができた。
|
