| 研究課題/領域番号 |
18K11231
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 福岡工業大学 |
|---|
研究代表者 |
小野美 武 福岡工業大学, 工学部, 准教授 (70312676)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2024-03-31
|
| 研究課題ステータス |
交付 (2022年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2021年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2020年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2019年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2018年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
|
|---|
| キーワード | 超伝導 / 単一磁束量子回路 / 乱数生成器 / ストカスティック演算 |
|---|
| 研究実績の概要 |
本研究では、超伝導体の単一磁束量子演算回路による物理乱数生成器、およびその乱数生成器を用いたストカスティック論理演算回路の実験的な検証を、Nb/AlOx/Nbジョセフソン接合を用いた超伝導集積回路により行うことを目的としている。単一磁束量子（SFQ）回路はその高速・低消費電力性から信号処理回路への応用が期待されており、素子数の少ない回路で演算可能なストカスティック論理方式を利用することで、ソフトコンピューティングなどに適用可能なハードウェアコストの低い情報処理回路としての応用が期待される。
研究実施５年目となる当年度は、これまでに設計・検証を行ってきた、ジョセフソン発振を用いた超伝導物理乱数生成器において、バイアス電源変動に伴うバイナリ乱数("0","1")の生成割合が理想的な50：50から差異が生じることを補償する回路構成を提案し、集積回路上での動作検証を行った。本回路は２つの乱数生成器を同一回路上に集積化し、そのうちの１つの乱数生成器の出力をインバーターにより反転する。この２つの乱数生成器からの乱数を交互に出力することで、乱数"0","1"の生成割合のバイアス電源依存性を低減する手法である。チップファンダリによって試作を行った回路を計測し、乱数 "0","1"の生成割合のバイアス電源依存性の低下が確認された。
これらの結果を含めたこれまでの研究結果に関連して、学術論文掲載１件、学会発表２件にて公表を行った。本方式による乱数生成器の低温実験による検証を実施したが、寒剤の液体ヘリウムの入手が不調のため、十分な測定を実施するまでに至らず、事業の１年延長によって低温計測による検証を次年度も実施することとした。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
4: 遅れている
理由
当年度は、継続して開発を行ってきている超伝導物理乱数生成器において、乱数品質が回路の電源バイアスにより変動しない新規の回路構成による乱数生成器の提案、および数値解析による検証について取り組み、集積回路上での検証を目指した。特に、乱数"0","1"の生成割合を２つの乱数生成器の組み合わせにより補償する物理乱数生成器の実回路上での検証を行い、未完全ながらも動作検証を行うことができた。本成果に関連して、学術論文掲載１件、学会発表２件にて公表を行った。一方、低温計測に要する寒剤の液体ヘリウムが入手できず、他大学の協力により学外での低温計測を行ったが、十分な測定が実施できず、事業の１年延長によって次年度にも実施することとした。
以上のことより、提案している乱数生成器の乱数品質向上を目論んだ新規の回路設計と学外での低温計測による一部の回路の検証を行ったものの、低温測定が完全には完了しなかったことから、表記区分の（4）遅れている、となった。
|
| 今後の研究の推進方策 |
本年度は、昨年度低温計測が完全には実施できなかった、乱数"0","1"の生成割合を２つの乱数生成器の組み合わせにより補償する物理乱数生成器の再設計および実測での動作検証を行うことを予定している。さらに、乱数品質が回路の電源バイアスによってほぼ変化しない、上記とは別方式の回路構成による乱数生成器の実験的な検証も合わせて行う予定である。前年度の繰り越し予算により、自設備による低温測定を実施し、同回路の乱数生成器としての動作と乱数品質の検証を行っていく予定である。ただし、液体ヘリウムの入手状況によっては、学外の研究機関での低温計測を行うことも考えている。
また、物理乱数生成器を複数並列に配置した回路からビット長４程度の乱数を生成し、SFQディジタル比較器を用いてディジタルの入力値と比較することによるストカスティック演算のためのストカスティック信号列生成へ繋げたいと考えている。
|
