| 配分額 *注記 |
17,940千円 (直接経費: 13,800千円、間接経費: 4,140千円)
2009年度: 3,640千円 (直接経費: 2,800千円、間接経費: 840千円)
2008年度: 9,750千円 (直接経費: 7,500千円、間接経費: 2,250千円)
2007年度: 4,550千円 (直接経費: 3,500千円、間接経費: 1,050千円)
|
|---|
| 研究概要 |
連想メモリベースVLSIブレインに必要な機能コアユニットの実現アルゴリズム,VLSIアーキテクチャ、及び集積回路技術を開発した.また、実際のVLSIテストチップを設計し,パフォーマンス検証のための測定を行った."知識パターン連想メモリと最近傍検索ユニット"の180nm CMOS設計で50-245nsの高速検索,<36.5mWの低消費電力,及び>99%の正検出率を得た."winner読み出し及び認識決定","パターン学習"と"パターン最適化"のユニットらにおいて,しきい値,短期・長期記憶,及び以前認識されたパターンの平均化のコンセプトに基づいて,アルゴリズムと集積回路技術を構築と検証した.開発したVLSIブレインの性能を評価するために,代表的なアプリケーションとして,「手書き文字認識」を選んだ.参照データ最適化アルゴリズムの効果により,誤認識率を35%から9%へ減少させることが確認できた.ハートウエア実装のために180nm CMOSのVLSIブレインテストチップを設計,試作と測定した.その結果,100MHzまで正しく動作し,学習・最適化処理に要する時間は約2μsと高速で,116mWの低消費電力で自動学習を有するVLSIブレインテストチップを実現した.
|
