| 研究課題/領域番号 |
19500039
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 群馬大学 |
|---|
研究代表者 |
魏 書剛 群馬大学, 大学院・工学研究科, 教授 (10251125)
|
|---|
| 研究期間 (年度) |
2007 – 2008
|
| 研究課題ステータス |
完了 (2008年度)
|
| 配分額 *注記 |
1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
2008年度: 650千円 (直接経費: 500千円、間接経費: 150千円)
2007年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
|
|---|
| キーワード | 算術演算 / 剰余数系 / 剰余数演算 / 剰余数系-重み数系変換 / SD数表現 / 剰余数-2進数の相互変換 / 剰余乗算逆数 / そろばん演算 |
|---|
| 研究概要 |
2進SD数表現を用いた剰余数系から従来の2進数系への変更を高速に実行できるハードウェアアルゴリズムを提案した。この方法では、SD数演算の並列処理特徴を生かした。変換に必要な演算をさらに高速に行うため、基本演算回路であるSD数加算回路の高速化方法を考案した。変換回路および算術演算の回路設計およびシミュレーションを行い、高速な回路が得られることを明らかにした。また、そろばん数表現を剰余数系の演算に適用し、高性能の剰余回路の実現が期待できることを設計と回路評価により確認した。
|
