ナノメータ時代の超低電圧動作応用SRAM回路端子電位制御技術の研究

• 研究課題/領域番号: 19560363
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 福岡工業大学
• 研究代表者: 山内 寛行 福岡工業大学, 情報工学部, 教授 (70425239)
• 研究期間 (年度): 2007 – 2008
• 研究課題ステータス: 完了 (2008年度)
• 配分額: 3,900千円 (直接経費: 3,000千円、間接経費: 900千円); 2008年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円); 2007年度: 2,600千円 (直接経費: 2,000千円、間接経費: 600千円)
• キーワード: SRAM / SRAMスケーリング / スタティックノイズマージン / ライトマージン / マージンアシスト回路 / EOTのスケーリング / σVtのスケーリング / セルトポロジー

研究概要

SRAMのサイズスケーリングのベースに影響を与える可能性のあるSRAMセルトポロジーとマージンアイッスト方式の技術について調査し、スケーリングのペースに与える影響を定量的に求め、45nm以降15nm迄のプロセススケーリングを考慮した各種アシスト回路のマージンアシスト回路方式の予測を行い、最もサイズスケーリングのペースを速くできるSRAMセルトポロジーとマージンアシスト回路を明らかにした。

研究成果

• [雑誌論文] A Discussion on SRAM Circuit Design Trend in Deeper Nanometer-Scale Technologies (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEE Transaction on VLSI Systems
  • 査読あり
• [雑誌論文] A Scaling Trend of Variation-Tolerant SRAM Circuit Design in Deeper Nanometer Era (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEK Journal of Semiconductor Technology and Science 9-1 ページ: 37-50
  • 査読あり
• [雑誌論文] A 0.6 V Dual-Rail Compiler SRAM Design on 45nm CMOS Technology With Adaptive SRAM Power for Lower VDD_min VLSIs (2009)
  • 著者名/発表者名: Yen Huei Chen, Gary Chan, Shao Yu Chou, Hsien-Yu Pan, Jui-Jen Wu, Robin Lee, H. J. Liao, and Hiroyuki Yamauchi
  • 雑誌名: IEEE Journal of Solid State Circuits 44-4 ページ: 1209-1215
  • 査読あり
• [雑誌論文] A Discussion on SRAM Circuit Design Trend in Deeper Nanometer-Scale Technologies (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEE Transaction on VLSI Systems (掲載確定)
  • 査読あり
• [雑誌論文] A Scaling Trend of Variation-Tolerant SRAM Circuit Design in Deeper Nanometer Era (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEK JOURNAL OF SEMICONDUCTOR TECHNOLOY AND SCIENCE Vol. 9, No. 1 ページ: 37-50
  • 査読あり
• [雑誌論文] A 0.6 V Dual-Rail Compiler SRAM Design on 45 nm CMOS Technology With Adaptive SRAM Power for Lower VDD_min VLSIs (2009)
  • 著者名/発表者名: Yen Huei Chen, Gary Chan, Shao Yu Chou, Hsien-Yu Pan, Jui-Jen Wu, Robin Lee, H. J. Liao, Hiroyuki Yamauchi
  • 雑誌名: IEEE Journal of Solid state Circuits vol. 44, No. 4 ページ: 1209-1215
  • 査読あり
• [雑誌論文] A stable 2-Port SRAM Cell Design Against Simultaneously Read/Write-Disturbed Accesses (2008)
  • 著者名/発表者名: Toshikazu Suzuki, Hiroyuki YAMAUCHI, Yoshinobu Yamagami, Katsuji Satomi and Hironori Akamatsu
  • 雑誌名: IEEE Journal of Solid State Circuits 43 ページ: 2109-2119
  • 査読あり
• [雑誌論文] A Stable 2-Port SRAM Cell Design Against Simultaneously Read/Write-Disturbed Accesses (2008)
  • 著者名/発表者名: Toshikazu Suzuki, Hiroyuki YAMAUCHI, Yoshinobu Yamagami, Katsuji Satomi, Hironori Akamatsu
  • 雑誌名: IEEE Journal of Solid state Circuits Vol. 43 ページ: 2109-2119
  • 査読あり
• [雑誌論文] Embedded SRAM Trend in Nano-Scale CMOS (2008)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEE MTDT 2007 Proceeding(Dec, 2007) ページ: 19-22
  • 査読あり
• [雑誌論文] An embedded SRAM and its Scaling trend (2008)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEE ISSCC2008, Advanced Circuit Memory Forum "Embedded memory"(Feb, 2008)
  • 査読あり
• [雑誌論文] A 1R/1W SRAM Cell Design to Keep Cell Current and Area Saving Against Simultaneous Read/Write Disturbed Accesses (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEICE Transactions on Electronics E90-C-4 ページ: 749-757
  • NAID: 110007522174
  • 査読あり
• [雑誌論文] A PND (PMOS-NMOS-Depletion MOS) Type Single Poly Gate Non-volatile Memory Cell Design with a Differential Cell Architecture in a 110nm Pure CMOS Logic Process for a System LSI (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEICE Transactions on Electronics E90-C-5 ページ: 1129-1137
  • 査読あり
• [雑誌論文] A Stable SRAM Mitigating Cell-Margin Asymmetricity with A Disturb-Free Biasing Cheme (2007)
  • 著者名/発表者名: Suzuki T, Yamauchi H, Satomi K, Akamatsu H
  • 雑誌名: Custom Integrated Circuits Conference, 2007. CICC apos ; 07. IEEE Volume Issue ページ: 233-236
  • 査読あり
• [雑誌論文] A 1R/1W SRAM Cell Design to Keep Cell Current and Area Saving Against Simultaneous Read/Write Disturbed Accesses (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEICE Transactions on Electronics.(Vol.E90-C, No.4, April, 2007) Vol.E90-C ページ: 749-757
  • NAID: 110007522174
  • 査読あり
• [雑誌論文] A PND(PMOS-NMOS-Depletion MOS) Type Single Poly Gate Non-volatile Memory Cell Design with a Differential Cell Architecture in a 110nm Pure CMOS Logic Process for a System LSI (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEICE Transactions on Electronics.(Vol.E90-C, No.5, May, 2007, pp.1129-1137) Vol.E90-C ページ: 1129-1137
  • 査読あり
• [雑誌論文] A Stable SRAM Mitigating Cell-Margin Asymmetry with A Disturb-Free Biasing Scheme (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEE Custom Integrated Circuits Conference Proceedings (2007, Sept.16-19) ページ: 233-236
  • 査読あり
• [雑誌論文] Embedded SRAM Circuit Technologies for a 45nm and beyond (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: International Conference on ASIC EIectronic Version Proceedings
  • 査読あり
• [雑誌論文] A 45nm Dual-Port SRAM with Write and Read Capability Enhancement at Low Voltage (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 雑誌名: IEEE International System on Chip Conference, (Sept.26-29 2007) ページ: 211-214
  • 査読あり
• [学会発表] Variation-Tolerant SRAM Circuit Design (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: IEEE ISSCC 2009 Tutorial
  • 発表場所: San Francisco USA (MARRIOTT HOTEL)
• [学会発表] Variation-Tolerant SRAM Circuit Design (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: IEEE ISSCC 2009
  • 発表場所: San Francisco USA MARRIOTT HOTEL
• [学会発表] A discussion on SRAM Circuit Design Trend in Deeper Nano-meter Era (2008)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: International SoC Conference ISOCC 2008
  • 発表場所: 韓国・釜山 (BEXCO Convention Halls)
  • 年月日: 2008-11-25
• [学会発表] A Discussion on SRAM Circuit Design Trend in Deeper Nano-meter Era (2008)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: International SoC Conference IS0CC2008
  • 発表場所: 韓国釜山BEXCO Convention Halls
  • 年月日: 2008-11-25
• [学会発表] SRAMの党閾値電圧ばらつきによる書き込みマージンへの影響に関する研究 (2008)
  • 著者名/発表者名: 貞方健太・山内寛行・山野辺泰治
  • 学会等名: 電気学会九州支部連合大会
  • 発表場所: 大分大学
  • 年月日: 2008-09-24
• [学会発表] ソース同相・差動制御によるWRM改善効果のためのDC解析とトランジェント解析による比較検討 (2008)
  • 著者名/発表者名: 山野辺泰治・貞方健太・山内寛行
  • 学会等名: 電気学会九州支部連合大会
  • 発表場所: 大分大学
  • 年月日: 2008-09-24
• [学会発表] DC解析とTransient解析によるSRAMの動作Marginの比較検討 (2008)
  • 著者名/発表者名: 横尾章一郎・山内寛行
  • 学会等名: 電気学会九州支部連合大会
  • 発表場所: 大分大学
  • 年月日: 2008-09-24
• [学会発表] SRAMの閾値電圧ばらつきによる書き込みマージンへの影響に関する研究 (2008)
  • 著者名/発表者名: 貞方健太, 山内寛行, 山野辺泰治
  • 学会等名: 電気学会九州支部連合大会
  • 発表場所: 大分大学
  • 年月日: 2008-09-24
• [学会発表] 半導体設計支援ソフトウェアの開発 (2008)
  • 著者名/発表者名: 齊藤真, 山内寛行
  • 学会等名: 電気学会九州支部連合大会
  • 発表場所: 大分大学
  • 年月日: 2008-09-24
• [学会発表] C-12-28SRAM同相・差動ソース電位制御の書き込みマージンの比較検討 (2008)
  • 著者名/発表者名: 山野辺 泰治、山内 寛行
  • 学会等名: 電子情報通信学会全国大会
  • 発表場所: 北九州大学
  • 年月日: 2008-03-19
• [学会発表] An embedded SRAM and its Scaling trend (2008)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: IEEE ISSCC2008, Advanced Circuit Memory Forum "Embedded memory"
  • 発表場所: San Francisco
  • 年月日: 2008-02-03
• [学会発表] A 0.6V 45nm Adaptive Dual-rail SRAM Compiler Circuit Design for Lower VDD_min VLSIs (2008)
  • 著者名/発表者名: Y.H. Chen, W.M. Chan, S.Y. Chou, H.J. Liao, H.Y. Pan, J.J. Wu, C.H. Lee, S.M. Yang, Y.C. Liu, Hiroyuki Ymauchi
  • 学会等名: IEEE symposium on VLSI Circuit 2008
  • 発表場所: Honolulu Hawaii USA (Hilton Hawaiian Village)
• [学会発表] A 0.6V 45nm Adaptive Dual-rail SRAM Compiler Circuit Design for Lower VDD_min VLSIs (2008)
  • 著者名/発表者名: Y. H. Chen, W. M. Chan, S. Y. Chou, H. J. Liao, H. Y. Pan, J. J. Wu, C. H. Lee, S. M. Yang, Y. C. Liu, TSMC, Taiwan, Hiroyuki Yamauchi
  • 学会等名: IEEE Symposium on VLSI Circuit
  • 発表場所: Honolulu Hawaii USA Hilton Hawaiian Village
• [学会発表] Embedded SRAM Trend in Nano-Scale CMOS (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: IEEE MTDT 2007Proceeding
  • 発表場所: Taipei (Taiwan)
  • 年月日: 2007-12-04
• [学会発表] Embedded SRAM Circuit Technologies for a 45 nm and beyond (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: International Conference on ASIC Electronic Version Proceedings
  • 発表場所: Guilin (China)
  • 年月日: 2007-10-28
• [学会発表] A 45nm Dual-Port SRAM with Write and Read Capability Enhancement at Low Voltage (2007)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 学会等名: IEEE International System on Chip Conference
  • 発表場所: Busan (Korea)
• [図書] Embedded Memories for Nano-Scale VLSIs (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
• [図書] 電子ジャーナル、2009半導体テクノロジー大全 (2009)
  • 著者名/発表者名: 山内寛行
• [図書] Embedded Memories for Nano-Scale VLSIs (2009)
  • 著者名/発表者名: Hiroyuki Yamauchi
  • 総ページ数: 400
  • 出版者: Springer
• [図書] 2009半導体テクノロジー大全 (2009)
  • 著者名/発表者名: 山内寛行
  • 総ページ数: 650
  • 出版者: 電子ジャーナル
• [備考]
  • URL: http://www.fit.ac.jp/~yamauchi/
• [備考]
  • URL: http://www.fit.ac.jp/~yamauchi/