| 研究課題/領域番号 |
19860078
|
|---|
| 研究種目 |
若手研究(スタートアップ)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 福岡工業大学 |
|---|
研究代表者 |
松原 裕之 福岡工業大学, 情報工学部, 講師 (10435117)
|
|---|
| 研究期間 (年度) |
2007 – 2008
|
| 研究課題ステータス |
完了 (2008年度)
|
| 配分額 *注記 |
2,077千円 (直接経費: 1,900千円、間接経費: 177千円)
2008年度: 767千円 (直接経費: 590千円、間接経費: 177千円)
2007年度: 1,310千円 (直接経費: 1,310千円)
|
|---|
| キーワード | システムLSI / ストラクチャードASIC / 短TAT設計 / ゲートアレイ / SSOノイズ / シグナルインテグリティ |
|---|
| 研究概要 |
最先端のLSIでは設計費用の高騰化や設計時間の長期化が深刻となっている。本研究ではこれらの問題を解決するために、設計費用の中のレチクル費用、設計時間、製造TATの短縮、の3点を改善するマスタースライス方式のストラクチャードASIC(Gate Array/embedded array)に着目した。初年度にストラクチャードASIC用の設計フローを構築し、二年目に本設計フローを用いて東大VDEC提供の0.18umテクノロジノードを利用してLSIを試作した。試作LSIは一発動作し、本研究で構築した設計フローの有益さを確認した。
|
