研究課題/領域番号 |
19H00754
|
研究種目 |
基盤研究(A)
|
配分区分 | 補助金 |
応募区分 | 一般 |
審査区分 |
中区分21:電気電子工学およびその関連分野
|
研究機関 | 東京大学 |
研究代表者 |
平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
|
研究期間 (年度) |
2019-04-01 – 2023-03-31
|
研究課題ステータス |
交付 (2022年度)
|
配分額 *注記 |
45,110千円 (直接経費: 34,700千円、間接経費: 10,410千円)
2022年度: 10,270千円 (直接経費: 7,900千円、間接経費: 2,370千円)
2021年度: 10,270千円 (直接経費: 7,900千円、間接経費: 2,370千円)
2020年度: 11,570千円 (直接経費: 8,900千円、間接経費: 2,670千円)
2019年度: 13,000千円 (直接経費: 10,000千円、間接経費: 3,000千円)
|
キーワード | シリコン量子ビット / 量子コンピュータ / シリコン量子ドット / 大規模集積回路 / 単電子トランジスタ / シリコンナノワイヤトランジスタ / 三次元集積化 |
研究開始時の研究の概要 |
本研究では,シリコン量子ビットのスケーラブルな三次元集積化を目指して,積層構造の集積量子ビットを提案する.量子計算では論理値を増やし量子誤り訂正等を行うため,量子ビット数を増やすことが必須であるが,従来研究は複数量子ビットを一次元配列したものが多く,スケーラビリティに限界があった.本研究では,三次元にスケーラブルに拡張可能な構造として,Si/SiGe積層膜プロセスを利用して縦に量子ビットを積む積層量子ビットを提案する.
|
研究実績の概要 |
本研究の目的は,シリコン量子ビットのスケーラブルな三次元集積化を目指して,積層構造の集積量子ビットを提案し,試作・実測を通してその概念を実証することである.本研究では,三次元に拡張可能な構造として,上下に量子ビットを積むシリコン積層量子ビットを提案する.シリコン積層構造集積量子ビットの作製プロセスでキーとなるプロセスは,電子ビーム露光およびドライエッチングにより微細ナノワイヤチャネル・微細ゲート電極を作製するプロセス,およびSi/SiGeエピタキシャル積層膜により上下にチャネルを複数作製するプロセスである.本年度は,電子ビーム露光とドライエッチングにより,シリコンナノワイヤチャネル上にピッチ100nm以下という極微細複数ゲート電極パターンを形成して,シリコンダブル量子ドット構造デバイスを作製することに成功した.作製デバイスの電気的特性をT=3.8Kという極低温において測定を行った結果,2つの量子ドットが隣接してカップリングしている典型的なハニカム状の電荷安定図が得られ,互いにカップリングしたシリコンダブル量子ドットが形成されていることを確認した.さらに,エピタキシャル成長したSi/SiGe積層膜においてSiGe層のみを選択エッチングすることにより,積層量子ビット作製に必要な中空構造のSi層を形成することにも成功した.本年度開発したこれらの技術を積層量子ビット作製プロセスに適用する予定である.
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
微細ナノワイヤチャネル・微細ゲート電極を有するシリコンダブル量子ドット構造が正常に動作することが確認できた上に,Si/SiGeエピタキシャル膜を用いてSi積層構造を作製するプロセスの目処がたった.研究は概ね順調に進捗している.
|
今後の研究の推進方策 |
引き続きシリコンダブル量子ドットの低温評価を進めるとともに,積層量子ドットの作製を進め,三次元積層量子ドットの動作を実証する予定である.
|