研究課題
基盤研究(A)
本研究では，シリコン量子ビットのスケーラブルな三次元集積化を目指して，積層構造の集積量子ビットを提案する．量子計算では論理値を増やし量子誤り訂正等を行うため，量子ビット数を増やすことが必須であるが，従来研究は複数量子ビットを一次元配列したものが多く，スケーラビリティに限界があった．本研究では，三次元にスケーラブルに拡張可能な構造として，Si/SiGe積層膜プロセスを利用して縦に量子ビットを積む積層量子ビットを提案する．
本研究の目的は，シリコン量子ビットのスケーラブルな三次元集積化を目指して積層構造の集積量子ビット構造アーキテクチャを提案し，その概念を実証することである． 2層のシリコンチャネルをSi/SiGeエピタキシャル成長膜を用いて形成するプロセスと電子ビーム露光・ドライエッチプロセスを組み合わせて，上下2層にそれぞれ4個の量子ドットを有する微細ゲート量子ドットデバイスを形成した．試作デバイスを低温において測定し，単電子トランジスタとして動作する隣接量子ドットが容量カップリングで相互作用をもつことを確認した．以上により，3次元積層シリコン量子ビットの概念の有用性を示した．
実用的な量子コンピュータではエラー訂正等のため極めて多数の量子ビットが必要となり，量子ビットの集積化は今後の大きな課題であった．本研究は，大多数の量子ビット集積化のために量子ビットと3次元集積化に道筋をつけたものであり，学術的意義および社会的意義は大きい．
すべて 2024 2023 2021
すべて 雑誌論文 (1件) (うち査読あり 1件、 オープンアクセス 1件) 学会発表 (7件) (うち国際学会 3件)
IEEE Journal of the Electron Devices Society
巻: 9 ページ: 1151-1154
10.1109/jeds.2021.3108854
