研究課題/領域番号 |
19H04078
|
研究種目 |
基盤研究(B)
|
配分区分 | 補助金 |
応募区分 | 一般 |
審査区分 |
小区分60040:計算機システム関連
|
研究機関 | 東北大学 (2023) 東京工業大学 (2019-2022) |
研究代表者 |
中原 啓貴 東北大学, 未踏スケールデータアナリティクスセンター, 教授 (20624414)
|
研究分担者 |
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
佐藤 真平 信州大学, 学術研究院工学系, 准教授 (80782763)
|
研究期間 (年度) |
2019-04-01 – 2024-03-31
|
研究課題ステータス |
完了 (2023年度)
|
配分額 *注記 |
17,160千円 (直接経費: 13,200千円、間接経費: 3,960千円)
2023年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2022年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2021年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2020年度: 5,330千円 (直接経費: 4,100千円、間接経費: 1,230千円)
2019年度: 6,760千円 (直接経費: 5,200千円、間接経費: 1,560千円)
|
キーワード | AI / Machine learning / FPGA / Machine Learning / ニューラルネットワーク / 雑音畳み込み / CNN / ノイズCNN / LSI / 深層学習 / 組込みシステム / 画像圧縮 / Deep Learning / 計算機システム / 高性能計算 / Noise Convolution |
研究開始時の研究の概要 |
学習済みCNNのパラメータの統計的解析に元づく雑音畳込みニューラルネットワーク(雑音CNN)を提案する。雑音CNNは畳込み演算の大部分を雑音の畳込みで代用してパラメータを最大で約90%削減できる。本研究では、雑音CNNの雑音畳み込み回路を開発し、組込み機器向けに専用チップを設計する。また、雑音CNNの学習時間を短縮するため、FPGAベースの高速学習クラスタを開発する。FPGAによるプロトタイプ実装でさらなる性能向上を明らかにする。
|
研究成果の概要 |
雑音CNNは既存CNNと等価であることを導出した。雑音CNN専用回路の設計を行い、FPGAプロトタイプ実装を行った。雑音生成回路と1×1サイズ畳込みを組み合わせた構成に適したノイズ生成回路を調査し、回路実装した。GPUと比較して提案手法の優位性を示した。雑音CNN回路に既存のパラメータ削減方法である低ビット化と枝刈り手法を適用して更に性能向上させた。雑音畳み込みは既存畳み込みと等価なので、既存手法と組合せが可能であることを示した。また、雑音CNNの学習高速化のためのFPGAクラスタの環境構築を行い、雑音CNNの学習方式を検討した。
|
研究成果の学術的意義や社会的意義 |
電力やデバイスの制約で実現できなかった高度な認識技術が組込み機器に実現できた。また、設計のボトルネックであった学習時間が短縮された。研究期間後は、専用チップ化による更なる性能向上とコスト削減に取り組む予定である。
|