| 研究課題/領域番号 |
19H04078
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
中原 啓貴 東京工業大学, 工学院, 准教授 (20624414)
|
|---|
| 研究分担者 |
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
佐藤 真平 信州大学, 学術研究院工学系, 助教 (80782763)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2024-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
17,160千円 (直接経費: 13,200千円、間接経費: 3,960千円)
2023年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2022年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2021年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
2020年度: 5,330千円 (直接経費: 4,100千円、間接経費: 1,230千円)
2019年度: 6,760千円 (直接経費: 5,200千円、間接経費: 1,560千円)
|
|---|
| キーワード | ニューラルネットワーク / 雑音畳み込み / FPGA / AI / CNN / ノイズCNN / LSI / 深層学習 / 組込みシステム / 画像圧縮 / Deep Learning / 計算機システム / 高性能計算 / Noise Convolution |
|---|
| 研究開始時の研究の概要 |
学習済みCNNのパラメータの統計的解析に元づく雑音畳込みニューラルネットワーク(雑音CNN)を提案する。雑音CNNは畳込み演算の大部分を雑音の畳込みで代用してパラメータを最大で約90%削減できる。本研究では、雑音CNNの雑音畳み込み回路を開発し、組込み機器向けに専用チップを設計する。また、雑音CNNの学習時間を短縮するため、FPGAベースの高速学習クラスタを開発する。FPGAによるプロトタイプ実装でさらなる性能向上を明らかにする。
|
| 研究実績の概要 |
雑音CNN回路に既存のパラメータ削減方法である低ビット化と枝刈り手法を適用して更に性能向上させた。CIFAR-10ベンチマーク画像の学習により、ResNetベースのモデルに対して雑音畳み込みは既存畳み込みと等価なので、既存手法と組合せが可能であることを明らかにした。これら組合せをZCU102FPGA評価ボードを用いて実装を行い、組み込みGPUと比較して性能を向上させた。また、雑音CNNの学習高速化のためのFPGAクラスタの環境構築を行い、雑音CNNの学習方式を検討した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当初の計画通りにモデルの改良、FPGA実装、学習方式の検討が進んでいるため。
|
| 今後の研究の推進方策 |
前年度までに培った基礎技術を用いてFPGAプロトタイプを応用事例（例えば、姿勢推定、シーン認識、物体認識など）に適用する。提案手法によりパラメータ自体を削減したので学習による更新量もk2分の１に削減できるはずである。しかし、汎用GPUではノイズ生成部分がボトルネックになることが予想できるため、専用回路によるノイズ生成器と1×1サイズ畳み込み回路の組みわせによる学習が必要である。分担者の開発中のFPGAクラスタとその設計手法を用いて学習専用回路をFPGA上に実現する。最後に、本研究成果を元に雑音畳み込み回路自動生成ツールの開発に取り組む。
|
