| 研究課題/領域番号 |
19K04536
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
|---|
| 研究機関 | 東京理科大学 |
|---|
研究代表者 |
河原 尊之 東京理科大学, 工学部電気工学科, 教授 (80416990)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2022-03-31
|
| 研究課題ステータス |
完了 (2021年度)
|
| 配分額 *注記 |
4,420千円 (直接経費: 3,400千円、間接経費: 1,020千円)
2021年度: 650千円 (直接経費: 500千円、間接経費: 150千円)
2020年度: 520千円 (直接経費: 400千円、間接経費: 120千円)
2019年度: 3,250千円 (直接経費: 2,500千円、間接経費: 750千円)
|
|---|
| キーワード | MRAM / ディスターブ低減 / SOT-MRAM / 両方向読み出し / スピン軌道トルクRAM / 読出しディスターブ / 不揮発メモリ / スピン軌道相互作用 / ＳＯＴ－ＲＡＭ / 読み出しディスターブ / ＭＲＡＭ / 半導体メモリ |
|---|
| 研究開始時の研究の概要 |
製品化が進むスピン注入メモリＳＴＴ－ＲＡＭの次世代として、スピン軌道相互作用を用いて書き込み電流を一桁低減できるＳＯＴ－ＲＡＭの研究が注目されている。この技術では、読み出しは書き込みとは電流経路が異なるためディスターブも小さいと従来言われてきた。しかしながら、スピン軌道相互作用に起因する新たな読み出しディスターブの課題を申請者らは見出した。本研究では、この読み出しディスターブ特性とその低減法の詳細検討をシミュレーションで行う。具体的には、材料設計面から磁化容易軸依存性、スケーリング含めたメモリセル設計面から素子サイズ依存性、アレー高集積化の面からビット線抵抗依存性について定量的に検討する。
|
| 研究成果の概要 |
提案している両方向読み出し方式SOT-RAM(10倍程度のディスターブ低減可能)の実現に向け、材料パラメータ依存性、素子サイズ依存性、及びメモリセルアレー抵抗依存性の検討を行った。いずれの材料パラメータ、素子形状でも提案方式のディスターブ低減を確認できた。また、磁化渦を含む磁化状態解析から、自由層の左右の磁化にスピン流が作用して磁化が磁化渦を挟んで拮抗し合うことでディスターブ低減を行っていることがわかった。更に、アレー構造ではメモリセルの場所によって電流パスの抵抗が異なることの影響を調べた。この結果、1000個程度までは共通の配線に接続しても充分なディスターブ低減を得られることがわかった。
|
| 研究成果の学術的意義や社会的意義 |
持続可能なIoT時代に必須の理想的な不揮発性RAMとして、MRAMの開発が進んでいる。SOT-RAMは高速で耐久性、安定性に優れた次世代MRAMである。また、MRAMを採用することでコンピュータの構成要素をスタンバイ状態ではオフにして必要な時に瞬時に起動するノーマリーオフコンピューティングを実現できることから、より高速で信頼性が高く、エネルギー効率の優れたデバイスの開発につながる。このように、次世代の磁気メモリとして注目されるSOT-RAMに固有の課題を見出し、解決案を提示した本研究は、SOT-RAMの製品化に必須の技術であり、今後の応用が期待される。
|
