| 研究課題/領域番号 |
19K11883
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 帝京平成大学 |
|---|
研究代表者 |
蜂屋 孝太郎 帝京平成大学, 人文社会学部, 教授 (40540381)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2025-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2022年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2021年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2020年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2019年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
|
|---|
| キーワード | 3次元集積回路（3D-IC） / シリコン貫通ビア（TSV） / オープン故障 / 構造テスト / 診断性能 / 最適化問題 / シリコン貫通ビア（TSV) / チップ内電源分配網 / 3次元集積回路 / 電源分配 / シリコン貫通ビア |
|---|
| 研究開始時の研究の概要 |
大規模集積回路(LSI)の3次元化や低消費電力化に伴い、LSI内部の電源分配構造が複雑化しており、電源分配の製造後のテスト手法の確立の要求が高まっている。そこで本研究では、50程度以上の多数の電源系を持ち、さらに複数のチップを積層してシリコン貫通ビア(TSV)で接続した3D-ICにおける電源分配のテスト手法を提案し、その実用性を評価する。
|
| 研究実績の概要 |
昨年度に引き続き、2つの半導体チップを積層する3次元集積回路(3D-IC)に電源を供給する電源TSV（シリコン貫通ビア）のテストにおいて、抵抗測定を行う箇所を探索するアルゴリズムの研究を実施した。このテスト手法では、1つの電源TSVのオープン故障（断線）を検出するために、電源端子間の抵抗を1回測定する。しかし診断性能が低い場合（誤診断の確率が高い場合）には、もう1つ別の電源端子間抵抗を測定して製造ばらつきによる抵抗変動をキャンセルする。この手法は「ばらつきキャンセル法」と呼ばれ、1つの電源TSVのオープン故障（断線）を検出するために異なる電源端子間の抵抗を2回測定する。
昨年度は、ばらつきキャンセル法を適用しない場合に、最も診断性能が高くなる抵抗測定箇所を探索するアルゴリズムを開発した。今年度はこれを拡張し、ばらつきキャンセル法を適用した場合に、最も診断性能が高くなる抵抗測定箇所を探索するアルゴリズムを開発した。概ね最適な測定箇所が得られる経験則が既に知られていたため、これを初期値として山登り法により、より良い局所解を求めるアルゴリズムを提案した。シミュレーションによって本提案手法の性能を評価した。すべての測定端子の組み合わせを試行する「しらみつぶし法」によって真の最適解を求める場合と比べ、本提案手法の実行時間は約17倍高速であった。しかし、真の最適解ではなく、若干診断性能が劣る解（測定端子）が得られることがあった。この診断性能の劣化は最大で-1.62%、平均で-0.44%であり無視できるレベルであると考えられる。
本提案手法について、国内学会1件、および国際学会1件の発表を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
研究自体の進捗は予定通りだったが、論文誌への投稿を行うことができなかったため。
|
| 今後の研究の推進方策 |
本研究課題に関するこれまでの成果を１つの論文にまとめ、学術論文誌に投稿し、採択を目指す。
|
