• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

ネットワークオンチップにおけるテスト容易性と安全性に関する基礎研究

研究課題

研究課題/領域番号 20300018
研究種目

基盤研究(B)

配分区分補助金
応募区分一般
研究分野 計算機システム・ネットワーク
研究機関奈良先端科学技術大学院大学

研究代表者

藤原 秀雄  奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)

研究分担者 井上 美智子  奈良先端科学技術大学院大学, 情報科学研究科, 准教授 (30273840)
大竹 哲史  奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20314528)
米田 友和  奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20359871)
研究期間 (年度) 2008 – 2010
研究課題ステータス 完了 (2010年度)
配分額 *注記
13,390千円 (直接経費: 10,300千円、間接経費: 3,090千円)
2010年度: 2,990千円 (直接経費: 2,300千円、間接経費: 690千円)
2009年度: 4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2008年度: 6,110千円 (直接経費: 4,700千円、間接経費: 1,410千円)
キーワードVLSI設計技術 / VLSIのテスト / ネットワークオンチップ / テスト容易性 / 安全性(セキュリティ) / スキャン設計 / システムオンチップ / ディペンダブルコンピューティング / 高信頼性ネットワーク / 設計自動化
研究概要

(1)機能RTL回路に対するテスト容易化設計法(F-Scan法)を提案し、ベンチマーク回路による実験によりその有効性を評価した。(2)ネットワークオンチップの非同期インターコネクトを対象とし、非同期回路のテスト手法、テスト容易化設計法を提案した。(3)テスト容易性と安全性(セキュリティ)の両立を可能とするシフトレジスタ等価回路を用いた安全スキャン方式を提案し、その安全レベルを解析的に明らかにした。

報告書

(4件)
  • 2010 実績報告書   研究成果報告書 ( PDF )
  • 2009 実績報告書
  • 2008 実績報告書
  • 研究成果

    (95件)

すべて 2011 2010 2009 2008 その他

すべて 雑誌論文 (24件) (うち査読あり 24件) 学会発表 (67件) 備考 (4件)

  • [雑誌論文] F-Scan : A DFT Method for Functional Scan at RTL2011

    • 著者名/発表者名
      Marie Engelene Jimenez Obien, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Inf. and Syst. Vol.E94-D, No.1

      ページ: 104-113

    • NAID

      10027989592

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] F-Scan : A DFT Method for Functional Scan at RTL2011

    • 著者名/発表者名
      Marie Engelene Jimenez Obien
    • 雑誌名

      IEICE Trans.on Inf.and Syst.

      巻: E94-D ページ: 104-113

    • 関連する報告書
      2010 実績報告書
    • 査読あり
  • [雑誌論文] An Approach for Verification Assertions Reuse in RTL Test Pattern Generation2010

    • 著者名/発表者名
      Maksim Jenihhin, Jaan Raik, Raimund Ubar, Taavi Viilukas, Hideo Fujiwara
    • 雑誌名

      Journal of Shanghai Normal University Vol.39, No.5

      ページ: 441-447

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成2010

    • 著者名/発表者名
      藤原克哉、藤原秀雄、オビエン・マリー・エンジェリン, 玉本英夫
    • 雑誌名

      電子情報通信学会和文論文誌D-I Vol.J93-D, No.11

      ページ: 2426-2436

    • NAID

      110007880365

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] A New Class of Easily Testable Assignment Decision Diagram2010

    • 著者名/発表者名
      Norlina Paraman, Chia Yee Ooi, Ahmad Zuri Sha'ameri, Hideo Fujiwara
    • 雑誌名

      Malayaisan Journal Computer Science Vol.23, No.1

      ページ: 1-17

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification2010

    • 著者名/発表者名
      Hiroshi Iwata, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Information and Systems Vol.E93-D, No.7

      ページ: 1857-1865

    • NAID

      10027363954

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] Design and Optimization of Transparency-Based TAM for SoC Test2010

    • 著者名/発表者名
      Tomokazu Yoneda, Akiko Shuto, Hideyuki Ichihara, Tomoo Inoue, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Inf. and Syst. Vol.E93-D, No.6

      ページ: 1549-1559

    • NAID

      10027987897

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] RTL DFT Techniques to Enhance Defect Coverage for Functional Test Sequences2010

    • 著者名/発表者名
      Hongxia Fang, Krishnendu Chakrabarty, Hideo Fujiwara
    • 雑誌名

      Journal of Electronic Testing : Theory and Applications Volume 26, Issue 2

      ページ: 151-164

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] A Fault Dependent Test Generation Method for State-Observable FSMs to Increase Defect Coverage under the Test Length Constraint2010

    • 著者名/発表者名
      Ryoichi Inoue, Toshinori Hosokawa, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E93-D, No.1

      ページ: 24-32

    • NAID

      10026812987

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] RTL DFT Techniques to Enhance Defect Coverage for Functional Test Sequences2010

    • 著者名/発表者名
      Hongxia Fang
    • 雑誌名

      Journal of Electronic Testing : Theory and Applications

      巻: 26 ページ: 151-164

    • 関連する報告書
      2010 実績報告書
    • 査読あり
  • [雑誌論文] Design and Optimization of Transparency-Based TAM for SoC Test2010

    • 著者名/発表者名
      Tomokazu Yoneda
    • 雑誌名

      IEICE Trans.on Inf.and Syst.

      巻: E93-D ページ: 1549-1559

    • NAID

      10027987897

    • 関連する報告書
      2010 実績報告書
    • 査読あり
  • [雑誌論文] A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification2010

    • 著者名/発表者名
      Hiroshi Iwata
    • 雑誌名

      IEICE Trans.on Inf.and Syst.

      巻: E93-D ページ: 1857-1865

    • 関連する報告書
      2010 実績報告書
    • 査読あり
  • [雑誌論文] セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成2010

    • 著者名/発表者名
      藤原克哉
    • 雑誌名

      電子情報通信学会和文論文誌D-I

      巻: J93-D ページ: 2426-2436

    • NAID

      110007880365

    • 関連する報告書
      2010 実績報告書
    • 査読あり
  • [雑誌論文] 部分スルー可検査性に基づく順序回路のテスト生成法2009

    • 著者名/発表者名
      岡伸也, Chia Yee Ooi, 市原英行, 井上智生, 藤原秀雄
    • 雑誌名

      電子情報通信学会和文論文誌D-I Vol.J92-D, No.12

      ページ: 2207-2216

    • NAID

      110007482414

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] 部分スルー可検査性に基づく順序回路のテスト生成法2009

    • 著者名/発表者名
      岡伸也
    • 雑誌名

      電子情報通信学会和文論文誌D-I J92-D

      ページ: 2207-2216

    • 関連する報告書
      2009 実績報告書
    • 査読あり
  • [雑誌論文] A Fault Dependent Test Generation Method for State-Observable FSMs to Increase Defect Coverage under the Test Length Constraint2009

    • 著者名/発表者名
      Ryoichi Inoue
    • 雑誌名

      IEICE Transactions on Information and Systems E93-D

      ページ: 24-32

    • 関連する報告書
      2009 実績報告書
    • 査読あり
  • [雑誌論文] Thermal-Aware Test Access Mechanism and Wrapper Design Optimization for System-on-Chips2008

    • 著者名/発表者名
      Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E91-D, No.10

      ページ: 2440-2448

    • NAID

      10026805953

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] A Non-Scan Design-for-Testability for Register-Transfer Level Circuits to Guarantee Linear-Depth Time Expansion Models2008

    • 著者名/発表者名
      Hideo Fujiwara, Hiroyuki Iwata, Tomokazu Yoneda, Chia Yee Ooi
    • 雑誌名

      IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems Vol.27, No.9

      ページ: 1535-1544

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints2008

    • 著者名/発表者名
      Fawnizu Azmadi Hussin, Tomokazu Yoneda, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E91-D, No.7

      ページ: 2008-2017

    • NAID

      10026805045

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] On NoC Bandwidth Sharing for the Optimization of Area Cost and Test Application Time2008

    • 著者名/発表者名
      Fawnizu Azmadi Hussin, Tomokazu Yoneda, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E91-D, No.7

      ページ: 1999-2007

    • NAID

      10026805015

    • 関連する報告書
      2010 研究成果報告書
    • 査読あり
  • [雑誌論文] On NoC Bandwidth Sharing for the Optimization of Area Cost and Test Application Time2008

    • 著者名/発表者名
      Fawnizu Azmadi Hussin
    • 雑誌名

      IEICE Trans, on Informat ion & Sys terns E91-D

      ページ: 1999-2007

    • 関連する報告書
      2008 実績報告書
    • 査読あり
  • [雑誌論文] NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints2008

    • 著者名/発表者名
      Fawnizu Azmadi Hussin
    • 雑誌名

      IEICE Trans. on Inforiat ion & Systems E91-D

      ページ: 2008-2017

    • 関連する報告書
      2008 実績報告書
    • 査読あり
  • [雑誌論文] A Non-Scan Design-for-Testability for Register-Transfer Level Circuits to Guarantee Linear-Depth Time Expansion Models2008

    • 著者名/発表者名
      Hideo Fuj iwara
    • 雑誌名

      IEEE Trans, on Compu ter-Aided Des ignof Integrated Circuits and Sys terns 27

      ページ: 1535-1544

    • 関連する報告書
      2008 実績報告書
    • 査読あり
  • [雑誌論文] Thermal-Aware Test Access Mechanism and Wrapper Design Optimization for System-on-Chips2008

    • 著者名/発表者名
      Thomas Edison Yu
    • 雑誌名

      IEICE Trans, on Information &Systems E91-D

      ページ: 2440-2448

    • 関連する報告書
      2008 実績報告書
    • 査読あり
  • [学会発表] Secure Scan Design Using Shift Register Equivalents against Differential Behavior Attack2011

    • 著者名/発表者名
      Hideo Fujiwara
    • 学会等名
      16th Asia and South Pacific Design Automation Conference
    • 発表場所
      横浜
    • 年月日
      2011-01-28
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Secure Scan Design Using Shift Register Equivalents against Differential Behavior Attack2011

    • 著者名/発表者名
      Hideo Fujiwara, Katsuya Fujiwara, Hideo Tamamoto
    • 学会等名
      16th Asia and South Pacific Design Automation Conference
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] RedSOCs-3D : Thermal-safe Test Scheduling for 3D-Stacked SoC2010

    • 著者名/発表者名
      Fawnizu Azmadi Hussin
    • 学会等名
      2010 Asia Pacific Conference on Circuits and Systems
    • 発表場所
      クアラルンプール、マレーシア
    • 年月日
      2010-12-10
    • 関連する報告書
      2010 実績報告書
  • [学会発表] SREEP-2 : SR-Equivalent Generator for Secure and Testable Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara
    • 学会等名
      11th IEEE workshop on RTL and High Level Testing
    • 発表場所
      上海、中国
    • 年月日
      2010-12-06
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Functional Fault Model for Micro Operation Faults of High Correlation with Stuck-At Faults2010

    • 著者名/発表者名
      Chia Yee Ooi
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      上海、中国
    • 年月日
      2010-12-06
    • 関連する報告書
      2010 実績報告書
  • [学会発表] An Approach for Verification Assertions Reuse in RTL Test Pattern Generation2010

    • 著者名/発表者名
      Maksim Jenihhin
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      上海、中国
    • 年月日
      2010-12-06
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Bipartite Full Scan Design : A DFT Method for Asynchronous Circuits2010

    • 著者名/発表者名
      Hiroshi Iwata
    • 学会等名
      IEEE the 19th Asian Test Symposium
    • 発表場所
      上海、中国
    • 年月日
      2010-12-02
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Seed Ordering and Selection for High Quality Delay Test2010

    • 著者名/発表者名
      Tomokazu Yoneda
    • 学会等名
      IEEE the 19th Asian Test Symposium
    • 発表場所
      上海、中国
    • 年月日
      2010-12-02
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Capture in Turn Scan for Reduction of Test Date Volume, Test Application Time and Test Power2010

    • 著者名/発表者名
      Zhiqiang You
    • 学会等名
      IEEE the 19th Asian Test Symposium
    • 発表場所
      上海、中国
    • 年月日
      2010-12-02
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Constrained ATPG for Functional RTL Circuits Using F-Scan2010

    • 著者名/発表者名
      Marie Engelene J.Obien
    • 学会等名
      2010 IEEE International Test Conference
    • 発表場所
      Austin, USA
    • 年月日
      2010-11-04
    • 関連する報告書
      2010 実績報告書
  • [学会発表] RT-Level Design-for-Testability and Expansion of Functional Test Sequences for Enhanced Defect Coverage2010

    • 著者名/発表者名
      Alodeep Sanyal
    • 学会等名
      2010 IEEE International Test Conference
    • 発表場所
      Austin, USA
    • 年月日
      2010-11-04
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Delay Fault ATPG for F-Scannable RTL Circuits2010

    • 著者名/発表者名
      Marie Engelene Jimenez Obien
    • 学会等名
      IEEE Int.Symp.on Communications and Information Technologies
    • 発表場所
      東京
    • 年月日
      2010-10-28
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Aging Test Strategy and Adaptive Test Scheduling for SoC Failure Prediction2010

    • 著者名/発表者名
      Hyunbean Yi
    • 学会等名
      IEEE International On-Line Testing Symposium
    • 発表場所
      Corfu Island, Greece
    • 年月日
      2010-07-06
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Scan Cells Reordering to Minimize Peak Power during Test Cycle : A Graph Theoretic Approach2010

    • 著者名/発表者名
      Jaynarayan Tudu
    • 学会等名
      2010 IEEE European Test Symposium
    • 発表場所
      Prague, Czech Republic
    • 年月日
      2010-05-25
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Test Pattern Selection to Optimize Delay Test Quality with a Limited Size of Test Set2010

    • 著者名/発表者名
      Michiko Inoue
    • 学会等名
      2010 IEEE European Test Symposium
    • 発表場所
      Prague, Czech Republic
    • 年月日
      2010-05-25
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Thermal-Uniformity-Aware X-Filling to Reduce Temperature-Induced Delay Variation for Accurate At-Speed Testing2010

    • 著者名/発表者名
      Tomokazu Yoneda
    • 学会等名
      28th IEEE VLSI Test Symposium
    • 発表場所
      Santa Cruz, USA
    • 年月日
      2010-04-19
    • 関連する報告書
      2010 実績報告書
  • [学会発表] SREEP : Shift Register Equivalents Enumeration and Synthesis Program for Secure Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara
    • 学会等名
      13th IEEE International Symposium on Design and Diagnosis of Electronic Circuits and Systems
    • 発表場所
      Vienna, Austria
    • 年月日
      2010-04-15
    • 関連する報告書
      2010 実績報告書
  • [学会発表] A Synthesis Method to Propagate False Path Information from RTL to Gate Level2010

    • 著者名/発表者名
      Satoshi Ohtake
    • 学会等名
      13th IEEE International Symposium on Design and Diagnosis of Electronic Circuits and Systems
    • 発表場所
      Vienna, Austria
    • 年月日
      2010-04-15
    • 関連する報告書
      2010 実績報告書
  • [学会発表] Secure and Testable Scan Design Using Extended de Bruijn Graphs2010

    • 著者名/発表者名
      Hideo Fujiwara
    • 学会等名
      15th Asia and South Pacific Design Automation Conference
    • 発表場所
      Taipei, Taiwan
    • 年月日
      2010-01-19
    • 関連する報告書
      2009 実績報告書
  • [学会発表] Enhancing False Path Identification from RTL for Reducing Design and Test Futileness2010

    • 著者名/発表者名
      Hiroshi Iwata
    • 学会等名
      The 5th IEEE International Symposium on Electronic Design, Test & Applications
    • 発表場所
      Ho Chi Minh City, Vietnam
    • 年月日
      2010-01-14
    • 関連する報告書
      2009 実績報告書
  • [学会発表] On Minimization of Test Application Time for RAS2010

    • 著者名/発表者名
      Raghavendra Adiga
    • 学会等名
      23rd Internaional Conference on VLSI Design
    • 発表場所
      Bangalore, India
    • 年月日
      2010-01-05
    • 関連する報告書
      2009 実績報告書
  • [学会発表] RedSOCs-3D : Thermal-safe Test Scheduling for 3D-Stacked SoC2010

    • 著者名/発表者名
      Fawnizu Azmadi Hussin, Thomas Edison Chua Yu, Tomokazu Yoneda, Hideo Fujiwara
    • 学会等名
      2010 Asia Pacific Conference on Circuits and Systems
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] An Approach for Verification Assertions Reuse in RTL Test Pattern Generation2010

    • 著者名/発表者名
      Maksim Jenihhin, Jaan Raik, Hideo Fujiwara, Raimund Ubar, Taavi Viilukas
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Functional Fault Model for Micro Operation Faults of High Correlation with Stuck-At Faults2010

    • 著者名/発表者名
      Chia Yee Ooi, Hideo Fujiwara
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] SREEP-2 : SR-Equivalent Generator for Secure and Testable Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara, Hideo Fujiwara, Hideo Tamamoto
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Capture in Turn Scan for Reduction of Test Date Volume, Test Application Time and Test Power2010

    • 著者名/発表者名
      Zhiqiang You, Jiedi Huang, Michiko Inoue, Jishun Kuang, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 19th Asian Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Seed Ordering and Selection for High Quality Delay Test2010

    • 著者名/発表者名
      Tomokazu Yoneda, Michiko Inoue, Akira Taketani, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 19th Asian Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Bipartite Full Scan Design : A DFT Method for Asynchronous Circuits2010

    • 著者名/発表者名
      Hiroshi Iwata, Satoshi Ohtake, Michiko Inoue, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 19th Asian Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] RT-Level Design-for-Testability and Expansion of Functional Test Sequences for Enhanced Defect Coverage2010

    • 著者名/発表者名
      Alodeep Sanyal, Krishnendu Chakrabarty, Mahmt Yilmaz, Hideo Fujiwara
    • 学会等名
      2010 IEEE International Test Conference
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Constrained ATPG for Functional RTL Circuits Using F-Scan2010

    • 著者名/発表者名
      Marie Engelene J.Obien, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      2010 IEEE International Test Conference
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Delay Fault ATPG for F-Scannable RTL Circuits2010

    • 著者名/発表者名
      Marie Engelene Jimenez Obien, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      IEEE Int.Symp. on Communications and Information Technologies
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Aging Test Strategy and Adaptive Test Scheduling for SoC Failure Prediction2010

    • 著者名/発表者名
      Hyunbean Yi, Tomokazu Yoneda, Michiko Inoue, Yasuo Sato, Seiji Kajihara, Hideo Fujiwara
    • 学会等名
      IEEE International On-Line Testing Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Graph Theoretical Approach for Scan Cell Reordering to Minimize Peak Shift Power2010

    • 著者名/発表者名
      Jaynarayan Tudu, Erik Larsson, Virendra Singh, Hideo Fujiwara
    • 学会等名
      ACM Great Lake Symposium on VLSI
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Test Pattern Selection to Optimize Delay Test Quality with a Limited Size of Test Set2010

    • 著者名/発表者名
      Michiko Inoue, Akira Taketani, Tomokazu Yoneda, Hiroshi Iwata, Hideo Fujiwara
    • 学会等名
      2010 IEEE European Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Scan Cells Reordering to Minimize Peak Power during Test Cycle : A Graph Theoretic Approach2010

    • 著者名/発表者名
      Jaynarayan Tudu, Erik Larsson, Virendra Singh, Hideo Fujiwara
    • 学会等名
      2010 IEEE European Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Thermal-Uniformity-Aware X-Filling to Reduce Temperature-Induced Delay Variation for Accurate At-Speed Testing2010

    • 著者名/発表者名
      Tomokazu Yoneda, Michiko Inoue, Yasuo Sato, Hideo Fujiwara
    • 学会等名
      28th IEEE VLSI Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] A Synthesis Method to Propagate False Path Information from RTL to Gate Level2010

    • 著者名/発表者名
      Satoshi Ohtake, Hiroshi Iwata, Hideo Fujiwara
    • 学会等名
      13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] SREEP : Shift Register Equivalents Enumeration and Synthesis Program for Secure Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara, Hideo Fujiwara, Marie Engelene J.Obien, Hideo Tamamoto
    • 学会等名
      13th IEEE International Symposium on Design and Diagnosis of Electronic Circuits and Systems
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] A Method of Unsensitizable Path Identification using High Level Design Information2010

    • 著者名/発表者名
      Satoshi Ohtake, Naotsugu Ikeda, Michiko Inoue, Hideo Fujiwara
    • 学会等名
      5th International Conference on Design & Technology of Integrated Systems in Nanoscale Era
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Enhancing False Path Identification from RTL for Reducing Design and Test Futileness2010

    • 著者名/発表者名
      Hiroshi Iwata, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      The 5th IEEE International Symposium on Electronic Design, Test & Applications
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Secure and Testable Scan Design Using Extended de Bruijn Graphs2010

    • 著者名/発表者名
      Hideo Fujiwara, Marie E.J.Obien
    • 学会等名
      15th Asia and South Pacific Design Automation Conference
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] On Minimization of Test Application Time for RAS2010

    • 著者名/発表者名
      Raghavendra Adiga, Arpit Gandhi, Virendra Singh, Kewal K.Saluja, Hideo Fujiwara, Adit D.Singh
    • 学会等名
      23rd Internaional Conference on VLSI Design
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] A DFT Method for Functional Scan at RTL2009

    • 著者名/発表者名
      Marie E.J.Obien
    • 学会等名
      10th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      Hong Kong
    • 年月日
      2009-11-27
    • 関連する報告書
      2009 実績報告書
  • [学会発表] Path-based Resource Binding to Reduce Delay Fault Test Cost2009

    • 著者名/発表者名
      Michiko Inoue
    • 学会等名
      10th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      Hong Kong
    • 年月日
      2009-11-27
    • 関連する報告書
      2009 実績報告書
  • [学会発表] Scan Cell Reordering to Minimize Peak Power during Scan Testing of SoC2009

    • 著者名/発表者名
      Jaynarayan T.Tudu
    • 学会等名
      10th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      Hong Kong
    • 年月日
      2009-11-27
    • 関連する報告書
      2009 実績報告書
  • [学会発表] Observation-Point Selection at Register-Transfer Level to Increase Defect Coverage for Functional Test Sequences2009

    • 著者名/発表者名
      Hongxia Fang
    • 学会等名
      10th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      Hong Kong
    • 年月日
      2009-11-27
    • 関連する報告書
      2009 実績報告書
  • [学会発表] RTL DFT Techniques to Enhance Defect Coverage for Functional Test Sequences2009

    • 著者名/発表者名
      Hongxia Fang
    • 学会等名
      IEEE International High Level Design Validation and Test Workshop 2009
    • 発表場所
      San Francisco, USA
    • 年月日
      2009-11-05
    • 関連する報告書
      2009 実績報告書
  • [学会発表] F-Scan : An Approach to Functional RTL Scan for Assignment Decision Diagrams2009

    • 著者名/発表者名
      Marie Engelene J.Obien
    • 学会等名
      IEEE 8th International Conference on ASIC
    • 発表場所
      Changsha, China
    • 年月日
      2009-10-21
    • 関連する報告書
      2009 実績報告書
  • [学会発表] A Response Compactor for Extended Compatibility Scan Tree Construction2009

    • 著者名/発表者名
      Zhiqiang You
    • 学会等名
      IEEE 8th International Conference on ASIC
    • 発表場所
      Changsha, China
    • 年月日
      2009-10-21
    • 関連する報告書
      2009 実績報告書
  • [学会発表] Partial Scan Approach for Secret Information Protection2009

    • 著者名/発表者名
      Michiko Inoue
    • 学会等名
      2009 IEEE European Test Symposium
    • 発表場所
      Sevilla, Spain
    • 年月日
      2009-05-26
    • 関連する報告書
      2009 実績報告書
  • [学会発表] A Synthesis Method to Alleviate Over-testing of Delay Faults Based on RTL Don't Care Path Identification2009

    • 著者名/発表者名
      Yuki Yoshikawa
    • 学会等名
      IEEE VTS'09 (27th VLSI Test Symposium)
    • 発表場所
      Santa Cruz, USA
    • 年月日
      2009-05-05
    • 関連する報告書
      2009 実績報告書
  • [学会発表] Test Infrastructure Design for Core-Based System-on-Chp Under Cycle-Accurate Thermal Constraints2009

    • 著者名/発表者名
      Thomas Edison Yu
    • 学会等名
      14^<th> Asian & South Pacific Design Automation Conference
    • 発表場所
      横浜
    • 年月日
      2009-01-21
    • 関連する報告書
      2008 実績報告書
  • [学会発表] A Response Compactor for Extended Compatibility Scan Tree Construction2009

    • 著者名/発表者名
      Zhiqiang You, Jiedi Huang, Michiko Inoue, Jishun Kuang, Hideo Fujiwara
    • 学会等名
      Proc. EEE 8th International Conference on ASIC
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] F-Scan : An Approach to Functional RTL Scan for Assignment Decision Diagrams2009

    • 著者名/発表者名
      Marie Engelene J.Obien, Hideo Fujiwara
    • 学会等名
      Proc.IEEE 8th International Conference on ASIC
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Test Generation and DFT Based on Partial Thru Testability2009

    • 著者名/発表者名
      Nobuya Oka, Chia Yee Ooi, Hideyuki Ichihara, Tomoo Inoue, Hideo Fujiwara
    • 学会等名
      2009 IEEE European Test Symposium, poster session
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Partial Scan Approach for Secret Information Protection2009

    • 著者名/発表者名
      Michiko Inoue, Tomokazu Yoneda, Muneo Hasegawa, Hideo Fujiwara
    • 学会等名
      2009 IEEE European Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] A Synthesis Method to Alleviate Over-testing of Delay Faults Based on RTL Don't Care Path Identification2009

    • 著者名/発表者名
      Yuki Yoshikawa, Satoshi Ohtake, Tomoo Inoue, Hideo Fujiwara
    • 学会等名
      IEEE 27th VLSI Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Test Infrastructure Design for Core-Based System-on-Chip Under Cycle-Accurate Thermal Constraints2009

    • 著者名/発表者名
      Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty, Hideo Fujiwara
    • 学会等名
      14th Asia and South Pacific Design Automation Conference
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Fast False Path Identification Based on Functional Unsensitizability Using RTL Information2009

    • 著者名/発表者名
      Yuki Yoshikawa, Satoshi Ohtake, Tomoo Inoue, Hideo Fujiwara
    • 学会等名
      14th Asia and South Pacific Design Automation Conference
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] A reconfigurable wrapper design for multi-clock domain cores2008

    • 著者名/発表者名
      Takashi Yoshida
    • 学会等名
      9^<th> IEEE Workshop on RTL and High Level Testing
    • 発表場所
      札幌
    • 年月日
      2008-11-27
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Enhancement of test environinent generation for assignment decision diagrams2008

    • 著者名/発表者名
      Hideo Fuj iwara
    • 学会等名
      9^<th> IEEE Workshop on RTL and High Level Testing
    • 発表場所
      札幌
    • 年月日
      2008-11-27
    • 関連する報告書
      2008 実績報告書
  • [学会発表] A new class of easily testable assignment decision diagrams2008

    • 著者名/発表者名
      Nor 1 ina Paraman
    • 学会等名
      9^<th> IEEE Workshop on RTL and High Level Testing
    • 発表場所
      札幌
    • 年月日
      2008-11-27
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Untes table Fault Identification in Seauential Circuits Using Model-Checking2008

    • 著者名/発表者名
      Jaan Raik
    • 学会等名
      17^<th> IEEE Asian Test Symposium
    • 発表場所
      札幌
    • 年月日
      2008-11-25
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Identifying Non-Robust Untestable RTL Paths in Circuits with Multi-Cycle Paths2008

    • 著者名/発表者名
      Thomas Edi son Yu
    • 学会等名
      17^<th> IEEE Asian Test Symposium
    • 発表場所
      札幌
    • 年月日
      2008-11-25
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Bidirectional Delay Test of FPGA Routing Networks2008

    • 著者名/発表者名
      El ena Hammari
    • 学会等名
      13th IEEE European Test Symposium
    • 発表場所
      Lao Maggiore, イタリア
    • 年月日
      2008-05-26
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Identifying Non-Robust Untestable RTL Paths in Circuits with Multi-Cycle Paths2008

    • 著者名/発表者名
      Thomas Edison Yu, Tomokazu Yoneda, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 17th Asian Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [学会発表] Untestable Fault Identification in Sequential Circuits Using Model-Checking2008

    • 著者名/発表者名
      Jaan Raik, Hideo Fujiwara, Raimund Ubar, Anna Krivenko
    • 学会等名
      Proc. of IEEE the 17th Asian Test Symposium
    • 関連する報告書
      2010 研究成果報告書
  • [備考] ホームページ等

    • URL

      http://hideo.fujiwaralab.net/

    • 関連する報告書
      2010 研究成果報告書
  • [備考]

    • URL

      http://hideo.fujiwaralab.net/

    • 関連する報告書
      2010 実績報告書
  • [備考]

    • URL

      http://fan.naist.jp/

    • 関連する報告書
      2009 実績報告書
  • [備考]

    • URL

      http://fan.naist.jp/

    • 関連する報告書
      2008 実績報告書

URL: 

公開日: 2008-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi