将来の革新デバイスに向けたBi・Sn媒介GeSnナノドット形成技術の研究

研究課題

研究課題/領域番号	20K04557
研究種目	基盤研究(C)
配分区分	基金
応募区分	一般
審査区分	小区分21050:電気電子材料工学関連
研究機関	弘前大学
研究代表者	岡本浩弘前大学, 理工学研究科, 教授 (00513342)
研究分担者	遠田義晴弘前大学, 理工学研究科, 准教授 (20232986)
研究期間 (年度)	2020-04-01 – 2024-03-31
研究課題ステータス	交付 (2020年度)
配分額 *注記	4,290千円 (直接経費: 3,300千円、間接経費: 990千円) 2023年度: 650千円 (直接経費: 500千円、間接経費: 150千円) 2022年度: 520千円 (直接経費: 400千円、間接経費: 120千円) 2021年度: 520千円 (直接経費: 400千円、間接経費: 120千円) 2020年度: 2,600千円 (直接経費: 2,000千円、間接経費: 600千円)
キーワード	半導体ナノ構造 / ナノドット / 量子ドット / Ge / Bi / GeSn / Sn
研究開始時の研究の概要	申請者がこれまでの研究で得た新規の知見と着想をもとに、近年発展の著しいシリコンフォトニクスにおいて未だ実現されていないⅣ族半導体による半導体レーザ、並びに将来の超低消費電力ロジック回路に向けた本質的な多値論理メモリ素子に関する新規構造を提案し、その基本動作の確認をめざす。このために独自技術によるBi 媒介GeナノドットやSn媒介GeSnナノドットの高均一・精密配列技術を開発すると共に媒介材料を介した低温ナノドット形成における特異な形成過程、結晶成長特性、及び界面反応の物理を明らかにする。
研究実績の概要	本研究は近年発展の著しいシリコンフォトニクス技術において未だ実現されていないⅣ族半導体による半導体レーザ、並びに将来の超低消費電力ロジック回路に向けた本質的な多値論理メモリ素子の実現に向け、申請者がこれまでに開発したBi媒介Geナノドット並びにSn媒介GeSnナノドットの作製技術を発展させるとともに高均一・精密配列技術を開拓すること、また、平行して媒介材料を介した低温ナノドット形成における結晶成長並びに界面の化学反応に関する学術的知見を得ることを目的としている。令和２年度はナノドットの精密配列技術とナノドットフローティングゲートメモリの基本構造となるナノドットフローティングゲートキャパシタの作製技術の検討を比較的コントロールがしやすいGeナノドットを主に用いて行った。精密配列技術に関してはEBリソグラフィー技術を用いたリフトオフ技術の検討を進めたところ、基本的な整列形成は可能なものの、リフトオフ時における付着物の制御が課題となることが明らかになった。また、ナノドットフローティングゲートキャパシタの作製検討においては前年度課題となっていたコントロールゲート用絶縁膜の品質向上に目処をつけ、この製法を報告するとともにフローティングゲートへの電荷注入特性を測定することに成功した（未発表）。しかしながら製造プロセスの再現性に問題があることも確認され、今後の新たな課題となった。
現在までの達成度 (区分)	現在までの達成度 (区分) 3: やや遅れている理由前述の通り、ナノドットの精密配列技術についてはEBリソグラフィー技術において基本路線に問題はなさそうであるが、個々のプロセスにおいて要改善点が多く、明瞭な結果を示すまでには至っていない。また、ナノドットフローティングゲートキャパシタの作製検討においてはメモリ動作の基本となるフローティングゲートへの電荷注入特性の測定には成功したものの、コントロールゲート用絶縁膜の品質が安定しないため、客観的にわかりやすい結果を示すまでには至っていない。これらはコロナ禍の中、十分に実験が進められなかったことも要因となっており、「やや遅れている」という評価とした。
今後の研究の推進方策	基本的には当初の計画に沿って研究を行うが、個々の課題が明らかになってきたため、基本に立ち返って問題の解決を図っていく。具体的にはナノドットの精密配列技術については、第一段階の検討に位置づけているリフトオフ技術について原料のデポジション量の最適化やリフトオフ技術の向上を図る。また、ナノドットフローティングゲートキャパシタの作製検討においてはコントロールゲート膜の品質を安定させる方策を探るとともに、ナノドットフローティングゲートの構造や作製プロセスについても向上を図る。