研究課題/領域番号 |
20K04616
|
研究種目 |
基盤研究(C)
|
配分区分 | 基金 |
応募区分 | 一般 |
審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
研究機関 | 東京工業大学 |
研究代表者 |
川那子 高暢 東京工業大学, 科学技術創成研究院, 助教 (30726633)
|
研究期間 (年度) |
2020-04-01 – 2025-03-31
|
研究課題ステータス |
交付 (2022年度)
|
配分額 *注記 |
4,550千円 (直接経費: 3,500千円、間接経費: 1,050千円)
2024年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2023年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2022年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2021年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2020年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
|
キーワード | WSe2 / CMOSFET / 層状物質 / TMDC / ナノ電子デバイス / 層状材料 / 絶縁膜転写 |
研究開始時の研究の概要 |
High-kゲート絶縁膜を転写する手法を実験的に確立する。本研究によって、インテリジェントな機能を持つ任意の物質や様々な材料表面に、ゲート絶縁膜を形成することができる。これにより電界効果による能動的、可逆的で精緻な物性の操作と制御が可能になる。その結果、様々な異種材料界面特性の理解と制御が進み、新たな物性を巧みに操る機能性デバイスの応用が開拓できる。
|
研究実績の概要 |
2022年度は、MoS2以外のチャネル材料としてWSe2に適用する事を検討した。MoS2は基本的に硫黄欠陥による電子ドーピングによって、電子が伝導するn型FETとして動作するが、逆に正孔が伝導するp型FETの実現は極めて難しい。一方、WSe2はソース/ドレインの金属材料の仕事関数によってn型とp型の両極性伝導を示す。n型とp型の両方のFET動作には、適切な金属材料をソース/ドレイン電極を選択する必要がある。n型WSe2 FETの場合、WSe2の伝導帯下端は多層膜で3.5eVと浅いために、一般的な低い仕事関数金属のアルミニウム(Al)4.1eVよりも更に小さい仕事関数金属が必要である。しかし、4eV以下の金属は化学的に不安定で容易に酸化するためソース/ドレイン電極として使用する事が極めて難しい。本研究ではアルミニウムスカンジウム合金(AlSc)をn型に用いる。AlSc合金は単体のAlやScよりも化学的に安定かつAlよりも低い仕事関数を示す。一方、p型には酸化タングステン(WOx)をソース/ドレイン電極の金属材料に用いた。WOxは5.6eV以上の大きな仕事関数を示すだけでなく、WSe2表面を酸化する事で形成が可能である。WSe2を転写し、バックゲート構造FETの作製と評価を行った。その結果、WSe2を用いたn型とp型の両方のFET動作に成功した。これによりWSe2にドーピングをせずに、良好なn型とp型FET動作を実証する事ができた。さらに作製したWSe2のn型とp型FETを用いて相補型(CMOS)インバータの動作にも成功した。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
2022年度は、合金及び化合物金属をソース/ドレイン電極に用いたWSe2 n型とp型の両方のFET動作に成功した。本研究ではアルミニウムスカンジウム合金(AlSc)をn型に用い、p型には酸化タングステン(WOx)をソース/ドレイン電極の金属材料に用いた。バックゲート構造のWSe2 n型とp型のFETの作製と評価を行った。その結果、WSe2を用いたn型とp型の両方のFET動作に成功した。これによりWSe2にドーピングをせずに、良好なn型とp型FET動作を実証できた事は大きな前進である。さらに作製したWSe2のn型とp型FETを用いて相補型(CMOS)インバータの動作にも成功し、昨年度までに計画していたn型とp型FETの一対のペアから構成されるCMOSFETへの応用へと展開する事ができた。
|
今後の研究の推進方策 |
今後は合金及び化合物金属をソース/ドレイン電極に用いるコンタクト技術を活用し、トップゲート構造のWSe2 n型とp型の両方のFET動作へと展開する予定である。加えて、セルフアラインプロセスによるトップゲート構造の作製とn型とp型の両方のFET動作を計画している。セルフアラインプロセスを確立する事で、FETのチャネル部分とソース/ドレイン電極との重なりやずれを無くし、更なる電気特性の改善が期待できる。セルフアラインプロセスによるトップゲート構造を作製し、n型とp型FETの一対のペアから構成されるCMOSFETへと応用展開する事を計画している。
|