研究課題/領域番号 |
20K04618
|
研究種目 |
基盤研究(C)
|
配分区分 | 基金 |
応募区分 | 一般 |
審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
研究機関 | 岐阜大学 |
研究代表者 |
中村 誠 岐阜大学, 工学部, 教授 (10708605)
|
研究期間 (年度) |
2020-04-01 – 2024-03-31
|
研究課題ステータス |
交付 (2022年度)
|
配分額 *注記 |
4,420千円 (直接経費: 3,400千円、間接経費: 1,020千円)
2022年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2021年度: 2,470千円 (直接経費: 1,900千円、間接経費: 570千円)
2020年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
|
キーワード | 光パケット伝送 / マルチレート / 光受信回路 / 電子デバイス・機器 / ディジタル制御 / マルチレート受信回路 |
研究開始時の研究の概要 |
社会インフラとしての情報流通プラットフォームの実現において、光パケット伝送システムは不可欠な基盤技術で、柔軟で効率の良い通信システム構築には伝送速度が異なるパケット信号を扱うマルチレート化が重要な課題である。本研究はマルチレート光パケット伝送の効率化に向けてパケット応答時間を 1/10 にすることを目標とし、従来の光パケット受信回路にマルチレートに対応する独自のディジタル制御を組み込むことにより達成する。具体的には、①速度(帯域)・利得切替制御、②高速波形歪補償制御、③特性マッピングによるディジタル制御の適用を機能化し、シミュレーションによる検証と集積回路化による動作検証を行う。
|
研究実績の概要 |
情報流通プラットフォームの実現において光パケット伝送システムは不可欠な基盤技術で、柔軟で効率の良い通信システム構築には伝送速度が異なるパケット信号を扱うマルチレート化が重要な課題である。本研究はマルチレート光パケット伝送の効率化に向けてパケット応答時間を 飛躍的に改善することを目的とし、前年度行ったマルチレートに対応した光パケット受信回路構成法ならびに高速ディジタル制御技術の詳細検討をもとに、集積回路やFPGAによる動作検証を行った。
具体的には、①帯域・利得切替信号による高速応答技術、ならびに②歪補償制御の高速応答技術について、令和3年度に詳細回路検討を行いこれら技術を組み込んだ光受信回路について、集積回路化のためのレイアウト設計・試作を行った。 特に、歪補償については、歪みが出やすい従来の非線形利得可変増幅器を歪みが出にくい線形利得可変増幅器に変えている。また、③特性マッピングを用いたディジタル制御技術については、令和2年度に行ったFPGA(書換可能論理LSI)と自作回路(AD変換、DA変換回路)による自動利得制御の基本検討をもとに、令和3年度はさらにマルチレートに対応するために帯域制御機構を考案、追加し複数の利得、帯域に対応しなおかつパケット信号に高速応答するディジタル制御をFPGAに実装し詳細動作検証を行った。 これらの成果の一部をまとめ学会発表を行った。また、IC試作結果については、今後、詳細評価を行うとともに学会発表を行っていく予定である。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
概ね計画通りに令和4年度は、令和2年度、3年度に行ったシミュレーション等による基本検討、詳細検討をもとに、実際の動作を集積回路試作やFPGAを用いて検証を行った。 検証内容は、基本検討を基にした高機能化検討の位置づけで、①帯域・利得切替信号による高速応答技術、②歪補償制御の高速応答技術、③特性マッピングを用いたディジタル制御技術の動作検証を行った。 具体的には、①の帯域・利得切替信号による高速応答技術については、集積回路試作により基本動作確認を行った。基本的な帯域切替え、利得制御動作を確認することができた。一方、利得帯域特性が設計通りに得られていないという新たな課題があり、今後検討を行う。②の歪補償制御の高速応答技術については、昨年度、考案、基本検討を行ったトリプルレート高速利得可変回路について、実際の動作で検証を行うために詳細回路設計ならびに集積回路試作を行った。さらに、集積回路の動作評価を行い、帯域・利得切替え動作ならびに切替え動作制御のための入力速度の判別回路の基本動作確認を行うことができた。③の特性マッピングを用いたディジタル制御技術については、前年度に行ったFPGA(書換可能論理LSI)と自作回路(AD変換、DA変換回路)によるマルチレートのパケット信号に対応した自動利得・速度切替制御の機能検証をベースとして、その高速応答化、高機能化の検討、検証を行い、従来回路に比べおよそ 1/35 の高速応答特性を得ることができた。
|
今後の研究の推進方策 |
令和5年度は「次年度使用額が生じた理由」から、1年間期間の延長を行った。昨年度できなかった成果の学会発表、論文等などを主に行う予定である。 また、これまで検討をおこなってきた、①帯域・利得切替信号による高速応答技術、②歪補償制御の高速応答技術、③特性マッピングを用いたディジタル制御技術については特性改善、高機能化等の検討を引き続き行う予定である。 具体的には、令和4年度に試作を行った①帯域・利得切替信号による高速応答技術、ならびに②歪補償制御の高速応答技術の検証用集積回路では、基本動作をシミュレーションではなく実際の動作として検証することができたが、回路シミュレーションで予測した特性が得られていない問題がある。このため、特性劣化の原因解明とその改善方法を検討する。また、③特性マッピングを用いたディジタル制御技術については、FPGAを用いて実際の動作で帯域・利得切替えの高速動作検証を行うことができたが、システム導入に向けて課題となる制御回路の速度判別回路シーケンスについて取り組む予定である。
|