研究課題/領域番号 |
20K11824
|
研究種目 |
基盤研究(C)
|
配分区分 | 基金 |
応募区分 | 一般 |
審査区分 |
小区分60070:情報セキュリティ関連
|
研究機関 | 崇城大学 |
研究代表者 |
吉岡 大三郎 崇城大学, 情報学部, 教授 (70435147)
|
研究期間 (年度) |
2020-04-01 – 2024-03-31
|
研究課題ステータス |
交付 (2022年度)
|
配分額 *注記 |
2,860千円 (直接経費: 2,200千円、間接経費: 660千円)
2022年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2021年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2020年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
|
キーワード | 暗号 / カオス / 代数 / 軽量暗号 / IoT |
研究開始時の研究の概要 |
マイコンやICチップ,センサーなどの小型機器や多様なデバイスとの接続が進むIoT時代に向けて,安全かつ小型回路実装容易な“軽量暗号”を設計する.本研究では,ディジタル実装に適する2べき剰余環上に離散力学系を展開し,安全性と軽量性を両立する新しい軽量カオス暗号を提案する.本研究で提案する軽量カオス暗号の安全性とハードウェア実装性能を評価し,現在広く使われる標準暗号AESと比較することで,本研究の有効性を実証する.
|
研究実績の概要 |
通信の秘匿性の確保をはじめ,改ざん検出から認証技術にまで応用される暗号は,情報セキュリティを支える主要素技術である.暗号は共通鍵暗号方式と公開鍵暗号方式の2つに大別され,共通鍵暗号方式は標準暗号AES(Advanced Encryption Standard)が標準暗号として従来より用いられてきた.公開鍵暗号は代数に基づくRSA暗号が広く知られている.今後,マイコンやICチップ,センサーなどの小型機器や多様なデバイスとの接続が進むIoT(Internet of Things)時代に向けて,安全かつ省リソースで実装可能な軽量暗号が求められている. 一般的に共通鍵暗号は,非線形変換関数S-boxが回路面積の大部分を占めるため,その効率設計が大変重要とされる.また,復号のための逆関数の実装も必要となるため,逆関数の効率設計も課題となる.そこで本研究では,置換の合成に基づく効率的な逆関数の設計法を提案している.提案手法を最適4ビットS-boxや軽量暗号PRESENTのS-boxに適用し,復号回路に相当する最簡論理式のCMOSトランジスタ数が少なくなることを実証し,学会発表ならびに論文誌にも採録されている. また,暗号計算においてコストの高い剰余演算を実質不要とする2べき剰余環上暗号変換も検討している.その候補となる2変数可換多項式の周期的性質を明らかにし,研究会発表を行っている. 今後は128ビット軽量カオス暗号を設計し,32/64bit CPU上やマイコン上に実装し,メモリや実行速度を見積もる.加えて,FPGAやASICなどのハードウェア上での実装性能も評価し,既存暗号のAESと比較することで,本研究の有効性を実証する予定である.
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
令和2年度から3年度は,コロナ禍によるオンライン対応のため研究の進捗が当初の予定よりやや遅れている.令和4年度は復号回路の簡略化を目的として,暗号で用いられるS-boxの逆変換を実現する手法を提案し,その成果を電子情報通信学会主催研究会,オンライン国際会議に発表し,英文論文誌(NOLTA, IEICE)も出版されている.また,暗号計算においてコストの高い剰余演算を実質不要とする2べき剰余環上2変数可換多項式の周期的性質を明らかにし,研究会発表を行っている.
|
今後の研究の推進方策 |
本研究では整数上カオス写像に基づく16bit S-boxを提案しており,令和4年度の研究成果により,その復号回路の効率設計法を確立できた.今後は,その16bit S-boxを8個用い,128ビット暗号を設計する.解読耐性向上のために各S-box出力値の変化と暗号鍵が全体によく混ざるように,混合変換を検討する.2べき剰余環上2変数可換多項式はその候補となりえるか,周期的性質を明らかにする予定である.その後,代表的な暗号解読耐性の指標として知られる最大差分特性確率と最大線形特性確率の上限値を導出し,十分な解読耐性をもつ128ビット暗号を設計する. 次に,32ビットや64ビットソフトウェア上で実装ならびに8ビットマイコン上で実装した場合のメモリ使用量と処理サイクル数を評価する.また,ハードウェア記述言語Verilog-HDLを用いた論理記述,論理シミュレーションツールによる暗号化・復号化の動作確認後,FPGA(Field Programmable Gate Array)や東京大学VDEC(VLSI Design and Education Center)が提供する標準的なCMOSスタンダードセルを用いたLSIチップ試作などのハードウェア上に実装し,暗号・復号回路の動作実験を行う.標準暗号AESとソフトウェアおよびハードウェア実装性能について比較し,本研究手法の有効性を実証する予定である.
|