| 研究課題/領域番号 |
21300012
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 東京工業大学 (2012)
大阪大学 (2009-2011) |
|---|
研究代表者 |
高橋 篤司 東京工業大学, 大学院・理工学研究科, 准教授 (30236260)
|
|---|
| 研究期間 (年度) |
2009 – 2012
|
| 研究課題ステータス |
完了 (2012年度)
|
| 配分額 *注記 |
10,400千円 (直接経費: 8,000千円、間接経費: 2,400千円)
2012年度: 2,210千円 (直接経費: 1,700千円、間接経費: 510千円)
2011年度: 2,470千円 (直接経費: 1,900千円、間接経費: 570千円)
2010年度: 2,210千円 (直接経費: 1,700千円、間接経費: 510千円)
2009年度: 3,510千円 (直接経費: 2,700千円、間接経費: 810千円)
|
|---|
| キーワード | VLSI設計技術 / 同期回路 / 耐遅延変動特性 / 遅延エラー検出回復方式 / 可変 レイテンシ回路 / 可変レイテンシ回路 / 実効クロック周期 / 一般同期方式 / クロック / エラー検出回復方式 / 桁上げ伝搬加算器 / 遅延分布 / 故障検出回復方式 / 動的遅延解析 |
|---|
| 研究概要 |
性能とともに信頼性を従来よりも格段に向上させた集積回路を設計,製造するための設計方法論を確立することを目的とし,回路の遅延分布をできる限り精度を保ちつつ,より高速に得るための遅延分布見積もり手法を開発するとともに,遅延エラー検出回復方式に基づき様々な回路の可変レイテンシ化した場合の性能および性能向上率などを評価することで,高性能高信頼性集積回路を効率良く実現するための指針を得た.
|
