研究課題/領域番号 |
21560362
|
研究種目 |
基盤研究(C)
|
配分区分 | 補助金 |
応募区分 | 一般 |
研究分野 |
電子デバイス・電子機器
|
研究機関 | 上智大学 |
研究代表者 |
和保 孝夫 上智大学, 理工学部, 教授 (90317511)
|
連携研究者 |
下村 和彦 上智大学, 理工学部, 教授 (90222041)
|
研究協力者 |
下村 和彦 上智大学, 理工学部, 教授 (90222041)
|
研究期間 (年度) |
2009 – 2011
|
研究課題ステータス |
完了 (2011年度)
|
配分額 *注記 |
4,810千円 (直接経費: 3,700千円、間接経費: 1,110千円)
2011年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2010年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2009年度: 2,470千円 (直接経費: 1,900千円、間接経費: 570千円)
|
キーワード | 先端機能デバイス / 集積回路 / 半導体超微細化 / ナノワイヤ / 化合物半導体 / 電子デバイス・機器 / 国際情報交換 / ドイツ / 国際情報交換(ドイツ) / 国際研究者交流(ドイツ) |
研究概要 |
電界アシスト自己整合プロセスにより、予め回路が搭載された基板上にInAsナノワイヤを位置と方位を制御しながら堆積させることに成功した。これを用いて、InAsナノワイヤをチャネルとするMISFETと従来型素子を同一基板上に集積化させたサンプルホールド(S/H)回路を試作し、基本動作を確認した。さらに、ナノワイヤFETの特性を活かしたS/H回路を新たに提案し、回路シミュレーションにより性能予測を行い、高分解能/超高速回路実現への見通しを得た。
|