研究概要 |
半導体プロセスの微細化に伴う開発費・開発期間が増大を背景に, チップ製造後に演算器の機能, 演算器間の接続をプログラムできるFPGAが注目を浴びている. しかしながら, 高いプログラマビリティのために面積・消費電力が膨大となる問題がある. 本研究では, 演算状況に応じてルックアップテーブル(LUT)毎に, 電源電圧・しきい値などを自律的リアルタイムで最適化するアーキテクチャを開拓する. また, 各LUTの使用状況を自律的に把握し, 未使用時にLUT毎にパワーゲーティングを行うアーキテクチャを開発した.
|