| 研究概要 |
FPGA(Field Programmable Gate Array)の設計工程において配置は時間を要する処理の一つである. FPGA配置問題に対し従来は焼きなまし法をベースとした解決が行われていたが,大規模回路を実装する際には処理時間が問題となる.そこで我々の研究グループではKohonenにより提案された自己組織化マップ(SOM : Self Organizing feature Maps)を用いた配置手法を提案している.この場合,ネットリストのもつ特徴をSOMの入力ベクトルとして正しく表現することが重要になる.しかし,ネットリストの隣接行列を単に入力に用いただけでは,計算機のメモリ使用量や計算時間が問題となる.そこで本稿ではシンベル指数と呼ばれるグラフ間の距離指標に基づく入力ベクトル作成方法を提案する.本手法では入力ベクトルの次元数は回路モジュールの入出力数となる.また,配置の質向上のため3種類のグラフ距離を用いて学習を行った.ベンチマーク回路を用いた計算機実験結果より, SAベースのVPRと比較して実行時間を最大92%改善することがわかった.
|
