| 研究課題/領域番号 |
21J10430
|
|---|
| 研究種目 |
特別研究員奨励費
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 国内 |
|---|
| 審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
塩津 勇作 東京工業大学, 工学院, 特別研究員(DC2)
|
|---|
| 研究期間 (年度) |
2021-04-28 – 2023-03-31
|
| 研究課題ステータス |
完了 (2022年度)
|
| 配分額 *注記 |
1,500千円 (直接経費: 1,500千円)
2022年度: 700千円 (直接経費: 700千円)
2021年度: 800千円 (直接経費: 800千円)
|
|---|
| キーワード | CMOS / SRAM / ニューラルネットワークアクセラレータ / Processing-in-memory / パワーゲーティング / エネルギー最小点動作 / 低消費電力 / 動作時電力 / 待機時電力 |
|---|
| 研究開始時の研究の概要 |
本研究では、Always-on/-awareの機能を有するスマートモバイルデバイス用SoCにおけるDVFSによる動作時電力削減およびパワーゲーティングによる待機時電力削減、どちらにおいてもその制約要因となるSRAMなどの記憶回路に着目して、SoCの超低消費電力化を実現する。
具体的には、バックグラウンドでの消費エネルギー最小点となるエネルギー極小点電圧(Vmin)動作によるDVFSを用いた大幅な動作時電力の削減、超低電圧（ULV）リテンションを用いた高効率のPGによる待機時電力の大幅な削減を実現し、さらに、通常電源電圧の供給下では従来の高性能を維持できるメモリシステムの基盤技術を創出する。
|
| 研究実績の概要 |
本年度は前年度設計した3M-SRAMを用いたProcessing-in-memory(PIM)型ニューラルネットワーク(NN)アクセラレータマクロの設計およびその性能評価・検証を中心に研究を進めた．NNのアーキテクチャには2値化NN(BNN)を用いた．開発したPIM型BNNアクセラレータ(BNA)マクロは重みデータとバイアスデータを3M-SRAMマクロに格納する．メモリ部に3M-SRAMを用いることで，通常のSRAMでは実現できないエネルギー最小点(EMP)での動作が可能となり，さらに0.2V程度の超低電圧（ULV）でデータ保持を行うULVリテンションを用いたパワーゲーティング（PG）も導入できる．また，このBNAマクロを用いれば，任意のサイズ・形状のネットワークを複数マクロで構成できる．
BNAマクロの性能を寄生抵抗・容量を考慮した高速SPICEによる大規模シミュレーションにより評価を行った．開発したBNAマクロは0.2VのULVリテンションを用いた実質的なPGによって，待機時電力を84%削減できることを示した．さらに，0.4VのEMP動作により動作時電力を通常電圧動作(1.2V)と比べて1/100にまで削減できることを示した．3M-SRAMのEMP動作に基づく推論によって，エネルギー効率(TOPS/W)は最大化し，許容される積和演算の並列数も大幅に増大されることから，演算能力(TOPS)も飛躍的に向上できることを示した．例えば，通常電圧動作時に比べて，演算性能(TOPS)が同じであれば，1/10程度の消費電力で済み，消費電力が同じであれば，10倍程度の演算性能を実現できる．全結合層を用いたベンチマークから，このBNAマクロを用いれば，並列数に応じて0.5-4TOPSの高い演算能力を61-65TOPS/Wの高いエネルギー効率で実現できることを明らかにした．
|
| 現在までの達成度 (段落) |
令和4年度が最終年度であるため、記入しない。
|
| 今後の研究の推進方策 |
令和4年度が最終年度であるため、記入しない。
|
