| 研究課題/領域番号 |
21K04134
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分21050:電気電子材料工学関連
|
|---|
| 研究機関 | 東京農工大学 |
|---|
研究代表者 |
鮫島 俊之 東京農工大学, 工学(系)研究科(研究院), 産学官連携研究員 (30271597)
|
|---|
| 研究分担者 |
水野 智久 神奈川大学, 理学部, 教授 (60386810)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| 研究課題ステータス |
交付 (2022年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2023年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2022年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2021年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
|
|---|
| キーワード | 加熱水 / ライフタイム / 再結合速度 / 純水 / 紫外線 / 100℃ / パッシベーション / 少数キャリヤ再結合欠陥 / カットエッジ |
|---|
| 研究開始時の研究の概要 |
本研究は、ソーラーセルやセンサー作製後半導体基板をカットしてデバイス化するときに生じるカットエッジ表面の欠陥が少数キャリヤ寿命を低下し、素子性能を劣化させる問題を解決するために企画した。オリジナル技術である加熱水処理を基礎技術として用いて半導体表面及び半導体基板カットエッジの少数キャリヤ再結合欠陥低減を低温処理にて実現にすることを目的とする。欠陥低減によりデバイス性能の劣化を防止して、半導体製造技術のさらなる高度化に貢献することを本研究企画の目標とする。
|
| 研究実績の概要 |
本研究プロジェクトは、高品質デバイス作製において極めて重要な課題である半導体の表面パッシベーションを低温で効率よく行う手法の開発を目的として立案 された。活性で欠陥の多いシリコン表面及びシリコン基板のカットのパッシベーションの実現を主たる目的とする。本目的達成の為に加熱水を用いた低温にして かつ簡便なパッシベーション手法が発案された。３年の計画の２年度は①単結晶シリコン基板のカットエッジのパッシベーションと②単結晶シリコン基板を試料に用いたMOS界面のパッシベーションの準備が計画された。①研究計画に基づき、100nm熱酸化膜コーティングされたn型 (100)面方位の単結晶シリコンを劈開カットして90℃、2時間の加熱水処理を行った。カット前、シリコンの小数キャリヤライフタイムは3.2msと大きかったが、カットにより0.69msに低下した。カット面に欠陥が発生し、小数キャリヤ再結合速度が2000cm/sと大きくなったことによる。これに対し、加熱水処理により欠陥の低減に成功し、小数キャリヤ再結合速度は50cm/sに低減した。さらに試料を大気中で300℃の加熱処理を行ったが再結合速度は低いままであり、加熱水処理の耐熱性を確認した②研究計画に基づき、MOSキャパシタのC-V測定を可能にする高周波キャパシタンス測定装置を組み立てた。装置の構成は試料を設置して閉回路を形成するためのプローバー、バイアス電圧を印加して高周波変調電圧を重畳するSMUキャパシタンス測定器とこれをコントロールするソフトウェアからなる。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
研究計画に沿ってプロジェクトを実施し、現在までの進捗状況は以下の通りである。①100℃程度で温度可変の加熱水中処理パッシベーション装置を開発した。②ソーラーシミュレータを導入して低温で半導体表面 の酸化パッシベーションを促進させるための紫外線照射による酸化援用装置を組み立てた。③光照射誘起少数キャリヤのマイクロ波吸収による2次元試料面内実効ライフタイム測定装置を開発し、カットエッジのライフタイムの測定を可能にした。④100nm熱酸化膜コーティングされたn型 (100)面方位の単結晶シリコンを劈開カットして90℃、2時間の加熱水処理を行った。カット前、シリコンの小数キャリヤライフタイムは3.2msと大きかったが、カットにより0.69msに低下した。カット面に欠陥が発生し、小数キャリヤ再結合速度が2000cm/sと大きくなったことによる。これに対し、加熱水処理により欠陥の低減に成功し、小数キャリヤ再結合速度は50cm/sに低減した。さらに試料を大気中で300℃の加熱処理を行ったが再結合速度は低いままであり、加熱水処理の耐熱性を確認した。⑤MOSキャパシタのC-V測定を可能にする高周波キャパシタンス測定装置を組み立てた。装置の構成は試料を設置して閉回路を形成するためのプローバー、バイアス電圧を印加して高周波変調電圧を重畳するSMUキャパシタンス測定器とこれをコントロールするソフトウェアからなる。以上の活動により研究は概ね順調に進捗している。
|
| 今後の研究の推進方策 |
令和5年度の研究計画である、 ①単結晶シリコン基板を試料に用いてシリコン表面及びMOS界面のパッシベーション最適化を検討する。特に試料面内に確実なパッシベーションの条件を調査する。 ②加熱水表面パッシベーション後SiO2膜を形成してMOS構造の形成を検討する。
|
