研究課題/領域番号 |
21K04190
|
研究種目 |
基盤研究(C)
|
配分区分 | 基金 |
応募区分 | 一般 |
審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
研究機関 | 群馬大学 |
研究代表者 |
小林 春夫 群馬大学, 大学院理工学府, 教授 (20292625)
|
研究分担者 |
桑名 杏奈 群馬大学, 大学院理工学府, 助教 (00624628)
|
研究期間 (年度) |
2021-04-01 – 2024-03-31
|
研究課題ステータス |
交付 (2022年度)
|
配分額 *注記 |
3,900千円 (直接経費: 3,000千円、間接経費: 900千円)
2023年度: 520千円 (直接経費: 400千円、間接経費: 120千円)
2022年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2021年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
|
キーワード | AD変換器 / DA変換器 / 時間デジタイザ回路 / 整数論 / ダイナミックマッチング / AD変換器の評価技術 / 非同期逐次比較AD変換器 / 緩和DA変換器 / アナログ回路 / デジタル回路 / 集積回路 / 古典数学 |
研究開始時の研究の概要 |
整数論に示されているよう整数には面白い性質がたくさんある。しかしアナログ・デジタル変換回路(AD変換器)やデジタル・アナログ変換回路(DA変換器)等のアナログ・デジタル混載回路の設計ではそれを積極的に利用した方法論はほとんどない。整数の面白い性質を積極的に利用してアナログ・デジタル混載回路の新規アーキテクチャおよびその有効なテスト手法を研究する。半分がデジタル回路であるアナログ・デジタル混載回路の設計とテスト技術に整数の面白い性質を活用できる可能性がある。勘と経験の世界であったこの分野の設計に整数論を理論的・体系的に適用し、高性能な回路構成を考案していく。
|
研究実績の概要 |
(1)緩和DA変換器で正電圧出力のRC低域フィルタをCR広域低域フィルタに置き換えることで正負の両方の極性を出力できる方式を、2進数の2の補数表現の考察から導出した。(2) ユナリ型DA変換器での2次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減するための 魔方陣・ラテン方陣・ナイトツアー等の2次元疑似乱数アルゴリズムを適用して効果をシミュレーション検証した。(3) 多角数定理、素数のゴールドバッファ予想に基づくDA変換器構成を考案し、アナログ回路部、デコーダ回路の設計を行い、また素子特性のミスマッチの影響を低減するためのダイナミックマッチング法を考案し、論文にまとめて投稿・掲載された。(4) ユナリ型DA変換器での1次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減する回路を小規模で実現する仮想3次元ミスマッチスクランブルリング方式を考案し、シミュレーション検証を行った。(5) ユナリDA変換器での単位セルを並び替え線形性を向上させるアルゴリズムを開発した。(6) 改良ホップフィールド回路網を用い、抵抗をスイッチドキャパシタ回路で置き換えることで小チップ面積で実現できる高速非同期逐次比較近似AD変換器を考案し、シミュレーション検証った。(7) 貴金属比サンプリング技術を開発し、時間デジタイザ回路の線形性自己校正技術、AD変換器のヒストグラム法による評価技術への応用を行い、それぞれ論文を投稿し掲載された。(8) グレイコード出力折り返し型AD変換器を電荷領域構成で容易に実現できる構成を考案した。またその応用としてマルチビット拡張レズリー・サイ型デルタシグマAD変調器を考案し、その性質を明確にした。これらをそれぞれ論文発表を行った。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
当初予定していたより多い博士後期課程学生4名、博士前期課程学生4名、学部4年生1名がこの研究テーマに加わった。そのため彼ら/彼女らの博士論文、修士論文、学士論文の作成のため外部と共同研究を行い、その結果この研究に関与した研究者が増えたため、予定より大きな成果を達成することができた。
|
今後の研究の推進方策 |
AD変換器、DA変換器、時間デジタイザ回路に冗長性をもたせることで、一部回路が誤動作した場合でもそれを全体としてリカバーでき正しい最終出力値を得ることができるデジタル誤差補正技術を整数論を用いて考案していく。またこれまでの研究成果をまとめるレビュー論文の作成、および研究内容の専門書の執筆を行っていく。
|