| 研究課題/領域番号 |
21K11820
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 奈良工業高等専門学校 |
|---|
研究代表者 |
岩田 大志 奈良工業高等専門学校, 情報工学科, 准教授 (50613139)
|
|---|
| 研究分担者 |
山口 賢一 奈良工業高等専門学校, 情報工学科, 教授 (50370010)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| 研究課題ステータス |
完了 (2023年度)
|
| 配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2023年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2022年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2021年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
|
|---|
| キーワード | 非同期式回路 / テスト容易化設計 / スキャン素子 / スキャン設計 / 排他制御素子 / 木構造スキャンパス / レイアウトレベル設計 / トランジスタレベル設計 |
|---|
| 研究開始時の研究の概要 |
ICT社会基盤を支えるVLSIには非同期式回路の利用が進んでいるが，製造したVLSIに故障が存在するか否かを診断するテスト技術は発展途上である．非同期式回路のテストが難しい最大の理由は，多種多様な順序素子が回路設計に用いられることである．特に多入力・多出力の順序素子に対するテスト容易化設計法が実現できていない．本研究課題では，既存の同期式テスト容易化設計技術の概念にとらわれることなく，多入力多・出力の順序素子に対するテスト容易化設計法を提案する．提案手法によって，非同期式回路設計のボトルネックであるテスト技術をブレイクスルーし，高品質で高性能なVLSIの高信頼設計を可能とする．
|
| 研究成果の概要 |
本研究では非同期式回路に対して高品質な製造テストを実現するために，多入力・多出力の順序素子である排他制御素子に対してスキャン機能を付与した．ゲートレベルで設計した２入力２出力のスキャン排他制御素子を用いて，任意のテストパターンの印加と，出力応答の観測が可能であることを示し，スキャンパス設計法に加え，テストプラン設計について提案した．
応用としてｎ入力ｎ出力の排他制御素子に対するスキャン機能付与法とテスト手法，スキャンパス設計法を提案した．また，提案したスキャン素子について，Rohm 0.18umプロセスルールを用いたトランジスタレベル設計による実チップを試作し評価を行った．
|
| 研究成果の学術的意義や社会的意義 |
非同期式回路設計の普及を阻む最大の要因は製造テストの方法が確立していないことであるが，本研究で提案したスキャン素子はライブラリとして扱えるよう，モジュール化しているため非同期式回路設計者はより容易に非同期式回路のテストが可能となるため，社会的意義が非常に高い．学術的にはこれまで提案されてこなかった多入力・多出力のスキャン素子を用いたスキャンシフト方法の特徴を整理できたことに大きな学術的意義がある．また，２入力２出力のスキャン排他制御素子を線形に拡張することでｎ入力ｎ出力の排他制御素子に対応できることを示したことも大きな意義がある．
|
