| 研究課題/領域番号 |
21K19776
|
|---|
| 研究種目 |
挑戦的研究(萌芽)
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
中区分60:情報科学、情報工学およびその関連分野
|
|---|
| 研究機関 | 立命館大学 |
|---|
研究代表者 |
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| 研究期間 (年度) |
2021-07-09 – 2025-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
6,240千円 (直接経費: 4,800千円、間接経費: 1,440千円)
2023年度: 2,210千円 (直接経費: 1,700千円、間接経費: 510千円)
2022年度: 2,210千円 (直接経費: 1,700千円、間接経費: 510千円)
2021年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
|
|---|
| キーワード | 近似計算 / 高位合成 / 設計自動化 |
|---|
| 研究開始時の研究の概要 |
性能と計算精度を高い次元で柔軟にトレードオフすることが可能なLSIの高位合成技術を開発する。本研究の成果により設計されるLSIは、低いクロック周波数で動作させると誤差のない厳密な計算を行う。一方、周波数を高めて高速に動作させると、計算誤差が生じるものの、極力誤差が小さくなるような工夫が施されている。本研究により、機械学習やメディア処理などを高速に実行する組込みシステム/IoTシステムを実現することが可能となる。
|
| 研究実績の概要 |
本研究の目的は、性能と計算精度を高い次元で柔軟にトレードオフすることが可能なオーバークロッキング近似計算回路の高位合成技術を開発することである。
1年目の2021年度は、オーバークロッキング近似計算回路の計算誤差を最小化することを目的として、既存の高位合成技術を再評価した。また、FPGAを対象としてオーバークロッキング可能な乗算器を開発した。2年目の2022年度は、演算のマルチサイクリングとチェイニングを組み合わせる新しい高位合成スケジューリング手法を開発した。また、FPGAを対象として、オーバークロッキング可能な近似加算器を開発した。
3年目の2023年度は、1～2年目の成果を踏まえ、高位合成の事例研究、ならびに、FPGA向け高速な乗算器の開発を行った。その結果、以下の成果が得られた。
(a) 高位合成の事例研究の題材として、AES暗号化回路を用いた。高位合成により、最大動作クロック周波数が異なる複数のAES回路を設計した。設計した回路に対して、典型的な評価指標である性能、面積、消費電力に加え、サイドチャネル攻撃耐性を評価した。これにより、クロック周波数とサイドチャネル攻撃耐性の相関を解析した。
(b) 1年目に開発したFPGA向け近似乗算器に着想を得て、計算誤差がなく高速に計算する乗算器を開発した。
これらの成果は、1編の査読付き国際ジャーナル論文、5編の査読付き国際会議論文、3編の国内学会論文として公表した。さらに、もう1編、査読付き国際ジャーナルに採録が決定している。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究の主眼はオーバークロッキング近似計算回路の高位合成である。当初の計画通り、2年目の2022年度に、オーバークロッキング、マルチサイクリング、および、チェイニングの3つの技術を組み合わせることで、時間制約と資源制約のもとで出力誤差を最小化する新しい高位合成手法を開発した。3年目も、当初の計画通り、高位合成の設計事例研究を行うと同時に、ハードウェアセキュリティ分野などへの新しい展開を進めた。
国内学会、国際会議、および、論文誌での発表実績も順調に積み重ねている。
|
| 今後の研究の推進方策 |
当初の計画では、本研究は2021年度から2023年度の3年間で実施する計画であった。しかしながら、(a)一定の成果が得られてはいるものの、2023年度内で論文発表にまで至らなかった研究や、(b)当初の研究計画には含まれていなかったが、研究の過程において新たな着想を得て、発展しつつある研究などがあり、これらを完成させるために研究期間を1年延長した。完成に向けて丁寧に研究を進め、2024年度内に成果を発信する。
|
