研究課題
若手研究(B)
本研究では，携帯端末，高性能計算などの IT機器の基盤となっているメニーコアプロセッサ・計算機プラットフォームにおけるチップ内ネットワークの革新的な動的電力最適化技術と関連する低遅延通信技術の実現を目的として行った．成果として，(1)トラフィック負荷に応じて動作周波数とパイプライン構成(1段から4段)を切り替えることが可能な省電力オンチップルータ，(2) その動的再構成方法，(3) 配線密度，および各配線長を一定(具体的にはマンハッタン距離で6コア長)以下に抑える制限を課したランダムルータ間トポロジを各々提案し，フルシステムシミュレーション，電力面の評価から有効性の提示を行った．
すべて 2013 2012 2010 その他
すべて 雑誌論文 (12件) (うち査読あり 6件) 学会発表 (2件) (うち招待講演 2件) 備考 (4件)
電子情報通信学会技術研究報告CPSY2012-77
巻: Vol.112, No.376 ページ: 123-128
電子情報通信学会技術研究報告CPSY
巻: 2013-9, Vol.113, No.21 ページ: 49-54
電子情報通信学会技術研究報告 CPSY2012-2
ページ: 7-12
110009564259
情報処理学会研究報告計算機アーキテクチャ(ARC),2012-ARC-200
巻: No.15 ページ: 1-8
2012 年ハイパフォーマンスコンピューティングと計算科学シンポジウム (HPCS2012), 論文集
ページ: 85-92
170000069170
巻: 2012-2 ページ: 7-12
情報処理学会研究報告計算機アーキテクチャ(ARC)
巻: 2012-ARC-200 , No.15 ページ: 1-8
2012年ハイパフォーマンスコンピューティングと計算科学シンポジウム(HPCS2012)
Proc. of the 3rd International Workshop on Network on Chip Architectures (NoCArc'10)
ページ: 57-62
10.1145/1921249.1921263
情報処理学会論文誌コンピューティングシステム
巻: Vol.3, No.3 ページ: 88-99
110007990311
Proc.of the 3rd International Workshop on Network on Chip Architectures (NoCArc'10)
巻: 全一巻 ページ: 57-62
http://research.nii.ac.jp/~koibuchi/research03.html
http://research.nii.ac.jp/~koibuchi/research.html
http://research.nii.ac.jp/~koibuchi
