| 研究課題/領域番号 |
22H00202
|
|---|
| 研究種目 |
基盤研究(A)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
中区分21:電気電子工学およびその関連分野
|
|---|
| 研究機関 | 北海道大学 |
|---|
研究代表者 |
冨岡 克広 北海道大学, 情報科学研究院, 教授 (60519411)
|
|---|
| 研究分担者 |
池辺 将之 北海道大学, 量子集積エレクトロニクス研究センター, 教授 (20374613)
本久 順一 北海道大学, 情報科学研究院, 教授 (60212263)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2026-03-31
|
| 研究課題ステータス |
交付 (2025年度)
|
| 配分額 *注記 |
42,380千円 (直接経費: 32,600千円、間接経費: 9,780千円)
2025年度: 5,460千円 (直接経費: 4,200千円、間接経費: 1,260千円)
2024年度: 9,750千円 (直接経費: 7,500千円、間接経費: 2,250千円)
2023年度: 13,260千円 (直接経費: 10,200千円、間接経費: 3,060千円)
2022年度: 13,910千円 (直接経費: 10,700千円、間接経費: 3,210千円)
|
|---|
| キーワード | ナノワイヤ / 化合物半導体 / トンネル輸送 / 集積回路構造 / III-V族化合物半導体 / FET / トンネルFET / 立体集積技術 / 集積技術 |
|---|
| 研究開始時の研究の概要 |
本研究は，一つのナノワイヤ材料に異なるキャリア・デバイス原理を統合し制御する新しいスイッチ素子と高密度ハイブリッド集積技術を創出する．具体的には，III-V族化合物半導体材料の「高移動度キャリア」と，Si/III-Vヘテロ接合界面で生じる「量子トンネル電子」の異なるキャリアとスイッチ原理を統合した縦型マルチトランジスタを実現する．次いで，これらのハイブリッド集積システムをオンチップ上で確立し，次世代ナノエレクトロニクスの課題である高性能化，低消費電力化を同時に解決する革新的な高密度ハイブリッド集積デバイス基盤技術を創出する．
|
| 研究実績の概要 |
本研究は，III-V族化合物半導体材料の「高移動度キャリア」と，Si/III-Vヘテロ接合界面で生じる「量子トンネル電子」の異なるキャリアとスイッチ原理を統合した縦型マルチトランジスタを実現し，これらのハイブリッド集積システムをオンチップ上で確立することで，次世代ナノエレクトロニクスの課題である高性能化，低消費電力化を同時に解決する革新的な高密度ハイブリッド集積デバイス基盤技術を創出することを目的としている．研究課題は[1] ナノワイヤオンデマンド集積技術，[2] ナノワイヤ縦型マルチトランジスタ素子開発，[3] ハイブリッド集積電子デバイス実証であり、２年度は当初の予定通り、課題[1]で、メタル上のIII-Vナノワイヤ選択成長とSi細線上のIII-Vナノワイヤ局所選択成長について研究を実施し酸化膜上の選択成長過程とは異なり原料の表面拡散長が増加することやヒロック成長が促進することを見出しナノワイヤ成長条件の最適化に繋がる知見を得た．課題[2]では、薄膜SOI(111)上のマルチモード動作実証について研究を実施した。SOI基板上のメタルマスクなしのInAs, InGaAsおよびInGaAs/GaSbコアシェルナノワイヤ異種集積チャネルにおいて、従来の電流輸送による電界変調とSi/III-V界面のトンネル輸送を電界変調する縦型スイッチ素子動作を実現し、InAs/Si界面のトンネルFETモードで最小SS = 27 mV/桁のスイッチ特性を実証した。[3]では、 縦型マルチトランジスタ素子構造について、細線幅1000nm、SOI膜厚600nmのSi細線構造上に集積したInGaAs/InP/AlInAs/InGaAs変調ドープナノワイヤで，並列させたSi細線の上部電極と下部電極について立体配線構造を作製した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
以下に達成事項を記す．
[1]ナノワイヤオンデマンド集積技術:熱酸化膜と高融点金属上のコアシェル型ナノワイヤ集積技術の確立．2年度に引き続きオンデマンド集積技術を継続して研究開発した．具体的にはW/熱酸化膜複合膜上のInAsおよびInGaAsナノワイヤや変調ドープ型ナノワイヤの選択成長を実施することで，酸化膜上の選択成長過程とは異なり原料の表面拡散長が増加することやヒロック成長が促進することを見出しナノワイヤ成長条件の最適化に繋がる知見を得た．
[2]ナノワイヤ縦型マルチトランジスタ素子開発:研究課題[1]において，メタルマスク上のナノワイヤチャネル成長について条件最適化中であるため，今期はSOI基板上のメタルマスクなしのInAs, InGaAsおよびInGaAs/GaSbコアシェルナノワイヤ異種集積チャネルにおいて，従来の電流輸送による電界変調とSi/III-V界面のトンネル輸送を電界変調する縦型スイッチ素子動作を実現し、InAs/Si界面のトンネルFETモードで最小SS = 27 mV/桁のスイッチ特性を実証した．さらに，Si/InGaAs界面のトンネル輸送とInGaAs/GaSbコアシェルナノワイヤのGaSbシェル層における正孔輸送をスイッチングするマルチモードを実証した．
[3]ハイブリッド集積電子デバイス実証:縦型マルチトランジスタ素子構造について，細線幅2000 nm、SOI膜厚600nmのSi細線構造上に集積したInGaAs/InP/AlInAs/InGaAs変調ドープナノワイヤで，並列させたSi細線の上部電極と下部電極について立体配線構造を作製した．この立体構造について，インバータ回路動作の動作試験を実施し，駆動電圧0.3V - 1.0VでNOT演算動作を評価した．
|
| 今後の研究の推進方策 |
本研究の最終目標となる，高性能化・超低消費電力を両立した高密度集積システムを実現するために．今年度は研究計画３年目に想定している下記の研究項目について研究を進める予定である．
[研究課題1]Si細線上のIII-Vナノワイヤ局所選択成長技術: SOI(111)層に細線幅300 nmのSi細線構造をリソグラフィとエッチング技術によって形成し，メタルW/熱酸化膜上のIII-Vナノワイヤ局所選択成長を確立する。InGaSb, GaSbシェル層のドーピングで縦/横ヘテロ構造成長の独立制御技術を確立する．また，ナノワイヤ径として，最小寸法15- 30 nmを目指す．
[研究課題2]ナノワイヤ縦型マルチトランジスタ素子開発と高性能化：Wマスクをソース電極とした縦型トランジスタの試作および動作評価を行うとともに、単一ナノワイヤ素子構造でFET, TFETの他にHEMT素子性能を実現する．
[研究課題3]低電圧ロジック・高速スイッチユニットの動作実証:[1], [2]で推進してきた縦型マルチトランジスタで，縦型ナノワイヤと上下電極層のグリッド状構造を縦方向で接続するナノ立体配線技術を構築する．これにより，急峻なサブスレッショルド係数を示す縦型TFETモードでNOT回路構造の他、NAND, NOR, XOR動作を実現する3次元立体集積構造の作製にも取り組む。さらにリングオシレーター動作評価にも着手することで，量子トンネル輸送固有の低電流・高速演算性を探求する．TFETモードのナノワイヤ素子について，低電圧ロジック構造を作製し，電源電圧0.5 V以下の動作を評価することで，従来のCMOSのインバータ回路・基本論理回路では実現できない極低電圧動作を評価するとともに、変調ドープシェル層における高速スイッチ動作との共生する最適な集積構造を探求する．
|
