| 研究課題/領域番号 |
22H00515
|
|---|
| 研究種目 |
基盤研究(A)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
中区分60:情報科学、情報工学およびその関連分野
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
中島 康彦 奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (00314170)
|
|---|
| 研究分担者 |
ZHANG Renyuan 奈良先端科学技術大学院大学, 先端科学技術研究科, 客員教授 (00709131)
木村 睦 奈良先端科学技術大学院大学, 先端科学技術研究科, 客員教授 (60368032)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2026-03-31
|
| 研究課題ステータス |
交付 (2024年度)
|
| 配分額 *注記 |
41,080千円 (直接経費: 31,600千円、間接経費: 9,480千円)
2025年度: 3,380千円 (直接経費: 2,600千円、間接経費: 780千円)
2024年度: 3,380千円 (直接経費: 2,600千円、間接経費: 780千円)
2023年度: 9,880千円 (直接経費: 7,600千円、間接経費: 2,280千円)
2022年度: 24,440千円 (直接経費: 18,800千円、間接経費: 5,640千円)
|
|---|
| キーワード | 非ノイマン型アーキテクチャ / CGRA / ダブルバッファリング / 確率的計算 / 大規模積和演算 / マルチレベルパイプライン / 確率的デジタル演算 / スパイクコーディング / 確率的多入力積和演算 / 可変容量素子 |
|---|
| 研究開始時の研究の概要 |
様々な物理現象を利用する数多のアナログ型計算機構が探求される中、大規模化・安定運用に要する電力も含め、次世代低電力計算基盤に至るほぼ唯一の道は、プログラムをデータフローに細分化し、ニアメモリ構造に写像して電力効率を２桁改善可能な非ノイマン型の汎用性・プログラマビリティ向上である。独自性は、【１】物理演算器数を超える長大命令列を仮想化により非分割連続実行するタンデムCGRA、【２】ソフトウェアによる演算低精度化と連携し仮想化によりメモリ空間を拡張する確率的デジタル演算機構、【３】確率的表現と可変容量素子による確率的多入力積和演算機構にある。
|
| 研究実績の概要 |
【１】物理演算器数を超える長大命令列を仮想化により非分割連続実行するタンデムCGRA：本年度は、大規模FPGAボード（VPK180）を用いた、マクロパイプライニングの実装を推進した。まず、400G-QSFPDDケーブルにより、VPK180を4枚相互接続したシステムを構成し、安定稼働するに至った。さらに、1組のDDR4メモリ空間に対し、64ユニット構成のIMAX2が8基接続するマルチレーン構成の開発を完了し、CIFAR10等の画像認識プログラムが、マイクロパイプライニングとマクロパイプライニングを併用して、安定稼働するに至った。
【２】メモリ空間を拡張する確率的デジタル演算機構：従来型確率的積和演算機構では、累算処理に、時間軸方向のスパイク蓄積演算が不可欠であった。本研究の確率的多入力デジタル積和演算機構では、Flash Computing技術（全スパイク信号の同時かつ瞬間的な観測により、一度に累算結果を推定する方法）を用いて、高速化を図った。本年度は、確率的表現 Multi-Radix-Coding（MRC）を使用し、DiaNet3.1と組み合わせることで、本方式の実現を目指した。7nm CMOSのHspiceシミュレーションでは、乗算、有限状態マシンベースのSC近似、多項式展開にて、各々、29,58,83TOPS/Wを達成した。
【３】確率的表現と可変容量素子による確率的多入力積和演算機構：スパイクベース演算は、センサー出力を従来型デジタル演算器に渡すインタフェースとしての位置付けが適すると判断し、イベントカメラを購入した。現在、スパイクベース演算機構を用いて、Human Action Recognition(HAR)を実装中である。また、CMOSプロセスと容量素子(CTM)を用いた試作LSIが納品され、評価ボードに搭載し、基本多入力積和演算の正常動作を確認した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
当初の全体計画毎に列挙する。
【１】物理演算器数を超える長大命令列を仮想化により非分割連続実行するタンデムCGRA：CPUベースCGRA(IMAX2)の各ユニットとCPUをタンデム接続する低遅延仮想CGRAの実現に取り組む。本年度の目標は，3.カーネルの外側をRISCVが担当することによる,CGRAの容量を超えるプログラムに対するシームレスなCGRA制御。マクロパイプライニングが該当する３の完了を目指した結果、マクロパイプライニングを搭載したFPGAシステム、および、基本プログラミングフレームワークが完成した。さらに、当初は到達が難しいと考えていた、大規模言語モデルの実装に進んでいる。
【２】メモリ空間を拡張する確率的デジタル演算機構：疎行列圧縮表現と，確率的表現と，確率的計算を組み合わせ、多層畳み込みニューラルネットワーク，および，従来型アクセラレータでは対応できないアルゴリズムに対する確率的計算の適用可能性探索・必要精度探索・高速実装に取り組む。本年度の目標は、2.木構造型確率的積和演算手法。本年度の目標（２）を予定通り完了した。
【３】確率的表現と可変容量素子による確率的多入力積和演算機構：省電力近似計算のキーデバイスである強誘電体薄膜に着目する。デバイス試作・特性評価とアナログ回路シミュレーションを組み合わせて、多入力積和演算器に留まらない，グラフ探索問題等の様々なアプリケーションに応用可能なハードウェア構成方法と安定化手法の確立に取り組む。本年度の目標は、2.Hspiceに依存しないデバイスシミュレータであったものの、スパイクベース計算のポテンシャルが高いことがわかってきたため、デバイスモデルのシミュレーション環境ではなく、高次のスパイクベースシミュレーションに移行し、トランスフォーマ等の複雑かつ実用的アプリケーションの実装に向かうこととした。
|
| 今後の研究の推進方策 |
【１】初年度に、単一リング構造内でのタンデム実行（ミディアムパイプライン処理）が可能となった。２年度には、研究費繰越により、新たな大規模FPGAボード（VPK180）を購入し、最大８個の複数リングを接続して、異なるカーネルを同時に写像する仮想化方式（マクロパイプライニング処理）の開発を完了した。本年度は、これらを用いて、大規模言語モデル（LLM）が多用するトランスフォーマ、および、メモリ使用量を削減可能な、Flash Attentionの実装を推進する。
【２】初年度および２年度に、確率的積和演算機構の高速化を行った。本年度は、LLM等の大規模アプリケーションへの応用に挑戦する。
【３】容量素子とスパイク表現を組み合わせた、確率的多入力積和演算機構のプロトタイプLSIが完成している。本年度は、LSIの評価を行う。また、大規模アプリケーションへの応用を目指す、スパイキング・トランスフォーマの実装および評価を推進する。
|
