| 研究課題/領域番号 |
22K03666
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分15020:素粒子、原子核、宇宙線および宇宙物理に関連する実験
|
|---|
| 研究機関 | 大学共同利用機関法人高エネルギー加速器研究機構 |
|---|
研究代表者 |
浜田 英太郎 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 技師 (70708479)
|
|---|
| 研究分担者 |
宮原 正也 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (90551705)
内之八重 広宜 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 技師 (10883837)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
3,380千円 (直接経費: 2,600千円、間接経費: 780千円)
2024年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2023年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
2022年度: 390千円 (直接経費: 300千円、間接経費: 90千円)
|
|---|
| キーワード | FPGA / SEU / 集積回路 / ソフトエラー / パーシャルリコンフィグレーション |
|---|
| 研究開始時の研究の概要 |
FPGAには、粒子が入射すると回路構成用メモリが変更されてしまう問題（SEU）がある。素粒子原子核実験においては、FPGAに自動修正回路を組み込むことがSEUへの一般的な対策である。しかし、この方法だと瞬時に多ビットのSEUが生じる場合等に修正不可のエラー（URE）が発生し、FPGAの信頼性と稼働率が損なわれてしまう。
本研究では、SEU修正用ASICを開発する。FPGAに多ビットのSEUが生じた場合でも、このASICが元の状態に戻し、URE発生を抑制させる。また、このASICを3.3MGyのガンマ線に曝されたとしても支障がないよう設計し、高放射線環境下での利用を可能にさせる。
|
| 研究実績の概要 |
FPGAには高エネルギーの粒子が入射すると回路構成用メモリが変更されてしまう問題（SEU）がある。これまで多くの実験で、FPGA製造元が用意した自動修正回路を組み込むことで対応してきたが、この方法だと多ビットのエラー発生した場合等でエラーを修正できなくなってしまい、FPGAの信頼性と稼働率が損なわれてしまう。本研究では、これらの状況を防ぐためのSEU修正用ASICを開発する。このSEU修正用ASIC回路は対象のFPGAの近くに配置され、FPGAと信号をやり取りすることで、FPGA内に発生したSEUによるエラーを自動で修正する。
SEU修正回路をASICではなくFPGAに組み込んだ。このSEU修正回路には、FPGA内の全ての回路構成用メモリをスキャンし、取得した回路データ情報からSEUにより発生したエラーを特定することができる。また、SEU修正回路にはFPGAを停止させることなく、一部のデザインを再コンフィグレーションするさせる機能を有しており、ファームウェアの再ダウンロードさせることなく、エラーが発生したメモリの自動修復が可能である。このSEU修正回路には小規模なプロセッサを採用している。そのため、処理内容プログラムを変えることで、様々な種類のFPGAにも対応できる。
SEU修正回路を用いて、神戸大学タンデム加速器施設でFPGA(Artix-7)に中性子を照射する試験を実施した。すぐ近くにSEU修正回路を配置し、FPGAの中で発生したSEUを自動修正できるセットアップにした。FPGAに約2MeVにピークを持つ中性子を1.51 x 10^11 [n/cm^2]だけ照射し、2059回ものSEUを発生させた。そのうちの33回は複数ビットのSEUである。そのすべてを自動で修正できることを確認でき、SEU修正回路による修正処理が期待通りに動作していることが分かった。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
加速器を用いた中性子照射試験を実施し、FPGAに組み込んだSEU修正回路が適切に動作していることを確認できた。このSEU修正回路のASIC化を実施した。シミュレーション、DRC(design rule check)、LVS(layout versus schematic)等で検証を行っており、FPGAに組み込んだ場合と同じ動作することを確認できている。業者へのサブミット対応及びパッケージ化は完了しており、手元にチップが届いている。このチップの評価基板を設計し、業者にその評価基板のPCBデザインを依頼した。
|
| 今後の研究の推進方策 |
業者に依頼した評価基板が完成後、評価試験及び中性子照射試験を実施する。これらの試験で何かしらの問題があれば、原因を解明し、第2版となるASICの再設計を行う。問題が無ければ、FPGAにおける修正処理が停止してしまった場合等の例外処理についての対策やログ、スローコントロールの通信処理等の細かい仕様について最適化を行い、第2版となるASICの再設計を行う。また、ガンマ線照射試験あるいはX線照射試験を実施し、TID耐性を測定する。
|
