| 研究課題/領域番号 |
22K04069
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分21010:電力工学関連
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
長谷川 一徳 九州工業大学, 大学院工学研究院, 准教授 (80712637)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| 研究課題ステータス |
交付 (2022年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2024年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2023年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2022年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
|
|---|
| キーワード | パワー半導体 / インバータ / ノイズ誤動作 / 寄生パラメータ / 信頼性 / パワーエレクトロニクス |
|---|
| 研究開始時の研究の概要 |
パワーエレクトロニクスにおける最大の故障要因はノイズによるパワー半導体の誤動作であるにも関わらず、そのメカニズムは未解明のままである。申請者は従来の試験方法ではパワー半導体のノイズに起因する誤動作を見過ごす危険性があることを突き止め、誤動作は機器の回路方式だけでなくパワー半導体の内部構造に依存することを明らかにした。本研究では、パワー半導体ノイズ誤動作メカニズムを理論と実験の両面より解明する。ノイズ制御理論という独自の手法を用いて、各種パワー半導体と回路方式ごとにノイズ誤動作の試験手法を確立する。その実現によりノイズ誤動作フリーなパワーエレクトロニクス機器の安心安全な統合設計を可能にする。
|
| 研究実績の概要 |
パワーエレクトロニクス機器における最大の故障要因はパワー半導体であり、その故障は機器内のノイズに起因する誤動作が大部分を占めている。パワー半導体が生み出す高速なスイッチング波形は回路方式により増幅されノイズ電圧として跳ね返って来る。この主要因はパワー半導体モジュールなど回路内に必ず存在する浮遊インダクタンスとキャパシタンスである。従来、パワー半導体への制御信号の応答を見ればノイズ耐性を確認できると考えられていたが、研究代表者はこれまで、パワー半導体内部フローティング電位が誤作動に影響し、従来使用されていたダブルパルス制御信号を用いた試験方法ではこの現象を検出できないことを突き止めた。つまり、ノイズ誤動作対策は試験方法すら不十分であることを意味する。この知見は、パワー半導体内部構造と、回路方式のノイズ挙動に関するモデリングが必要不可欠であることを意味している。パワー半導体はデバイス構造の三次元モデリングが必要であるのに対し、回路方式は寄生パラ―メータの等価回路化が必要であり、モデル化のアプローチに大きなギャップが存在している。このため従来は統合的なノイズ対策がなされておらず対処療法的であり、誤動作の回避が困難になってきた。
本研究では、これまでに培った知見を生かして、パワー半導体ノイズ誤動作メカニズムを理論と実験の両面より解明する。この実現のためにはパワー半導体の内部フローティング電位とリカバリ電流、回路内の寄生パラメータ、制御信号をもとにノイズ動作モデルの整理が必要である。
2022年度はダイオードのリカバリ電流（ダイオードOFF時に瞬間的に流れる逆電流）の有無によるノイズ発生メカニズムを解明した。具体的に、リカバリ電流の生じるPINダイオードを用いた際のサージ電圧およびゲートノイズ電圧を回路動作と半導体内部構造の両面から分析し、ノイズ発生の境界条件を明確にした。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
パワー半導体は回路動作の観点からスイッチとダイオードに分類され、内部構造の観点からはユニポーラ素子とバイポーラ素子に分類される。従来のパワー半導体モデルは静特性をベースにしたものであるが、パワエレ機器内ではON/OFFパルス制御が用いられており、これに特化したコンパクトモデルが必要である。各素子をノイズ耐性に影響を及ぼす内部フローティング電位とリカバリ電流（ダイオードOFF時に瞬間的に流れる逆電流）に着目して、これらの4種類の素子に対応したパワー半導体のノイズ動作モデルが必要である。
2022年度はダイオードのリカバリ電流（ダイオードOFF時に瞬間的に流れる逆電流）の有無によるノイズ発生メカニズムを解明した。電源電圧、スイッチングスピード、寄生インダクタンス、およびリカバリ電流の変化がサージ電圧およびゲートノイズ電圧に与える影響を理論的にモデル化した。その結果、リカバリ電流の存在によりサージ電圧・ゲートノイズ電圧を低減できる領域があることを明らにするとともに、その境界条件を明確にした。さらに、従来非破壊で半導体のサージ電圧を評価するために低い電源電圧で評価がなされていたが、本モデル化により実動作電源電圧でのサージ電圧計測が可能となった。
1 kV 100 Aに対応したノイズ試験環境を構築し、流通量の多い1700V定格のIGBT(Insulated Gate Bipolar Transistor)・PINダイオードモジュールを用いて上記のモデル化の妥当性を確認した。
|
| 今後の研究の推進方策 |
回路方式とその回路内に存在する寄生インダクタンスとキャパシタンス成分によって、パワー半導体に生じるノイズ電圧が増大する。しかも、パワー半導体自身が生み出すリカバリ電流だけでなく内部フローティング電位により寄生パラメータ由来のノイズ電圧成分は変化する。回路内のノイズ経路を明確にし、その経路に存在するの電圧・電流の関係を立式することでパワー半導体のスイッチング波形に対応したノイズモデルを構築する。
2022年度に解明したリカバリ電流を考慮したノイズ動作モデルに加え、内部フローティング電位を用いたモデルを作成する。具体的には内部フローティング電位によるパワー半導体の端子間キャパシタンスの変動をモデル化し、ノイズ電流経路とその周波数成分を解析する。以上の2つのノイズ動作モデルを用いて、実際のインバータ回路方式・制御信号における誤動作メカニズムを解明しノイズ制御理論として一般化する。最大1 kVに対応したインバータ試験環境を設計・製作し、理論と実験の両面から確認する。
パワエレ回路は多種多様な回路・制御方式が用いられているが、申請者のこれまでの研究活動から、パワー半導体のパルス制御の観点からは2種類の制御信号に分類可能であることを確認している。この知見をもとに、パワー半導体と回路方式のノイズ動作モデルがあれば、ノイズ試験手法が一意に定まることを明らかにする。
さらに、回路動作の自由度を用いてパワーデバイスのパルス制御を工夫することで、従来なし得なかったノイズ誤動作に強い制御方式を提案する。
|
