| 研究課題/領域番号 |
22K04223
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
|---|
| 研究機関 | 東海大学 |
|---|
研究代表者 |
福原 雅朗 東海大学, 情報通信学部, 准教授 (10710395)
|
|---|
| 研究分担者 |
藤本 邦昭 東海大学, 文理融合学部, 教授 (60229044)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
3,770千円 (直接経費: 2,900千円、間接経費: 870千円)
2024年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2023年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2022年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
|
|---|
| キーワード | FPGA / AI / ニューロンCMOSインバータ / 可変論理回路 / FGC / オペアンプ / ノンプリチャージ型回路 / ニューロンCMOS / チャージシェア型SRAM / チャージコレクタ型SRAM / 消費電力 |
|---|
| 研究開始時の研究の概要 |
可変論理回路とは、回路は固定であるが制御信号によりその論理機能を変更できる回路である。生体の神経細胞を模した特性を有するニューロンCMOSインバータで可変論理回路を構成すると、従来回路に比べ素子数と配線数を大幅に削減できるが、安定性と消費電力の観点で課題が残る。本課題は、ニューロンCMOSインバータ型可変論理回路の実用化を目的とする。この目的達成に向け、我々が考案したFGC回路の導入による安定化と、クロックドCMOS回路の活用による低電力化を図る。また、現在AI演算用ハードウェア等に多用されるFPGAに本課題で取り組む提案可変論理回路を適用することに成功すれば、低電力型FPGAを実現できる。
|
| 研究実績の概要 |
本研究課題では、ニューロンCMOS (Complementary Metal Oxide Semiconductor) インバータと呼ばれる生体の神経細胞ニューロンを模した特性を有するデバイスを活用した新たな可変論理回路の実用化を目的とし、その目的達成に向け、これまでに我々が考案したFGC (Floating-Gate Calibration) 回路の導入による安定化と、ノンプリチャージ型回路の活用等による低電力化を図ることとしている。
本課題促進の意義は、現行のAI (Artificial Intelligence) 演算用ハードウェア等に多用されるFPGA (Field Programmable Gate Array) の高性能化・国産化が期待されることであり、近年急速に普及しているAI技術やFPGA活用に関連する本研究課題には高い重要性がある。
2023年度研究実施概要としては、2022年度に取り組んだニューロンCMOSインバータ型FGC付き4入力可変論理回路（以下、提案回路）の検証を一層充実・発展させた。具体的には、2022年度の実機評価ではやや不安定さが残っていたことを受け、提案回路の不安定さの要因たるフローティングゲートに対し電圧測定回路を付加し安定化を図った。この対策により、2023年度試作チップでは2022年度試作チップに比し明瞭な出力波形を得た。
また、低電力化検討については、メモリ回路内でも特に電力消費が大きいプリチャージ回路に対しノンプリチャージ型回路を導入した結果、有意な低電力化を達成した。これらのことから、本研究課題は研究計画に沿って順調に進展しているといえる。
上記研究活動により得られた成果は、国際電子ジャーナル3編、国際学会口頭発表3件、国内学会口頭発表3件を通して社会へ発信した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当初の研究計画調書では、2022年度に提案回路の安定性を、2023年度に提案回路の低電力化を目指し、各年度でシミュレーションと実機による検証を進めることとされている。
これに対し、2023年度の研究実績では、安定性の向上が観測できたことに加え、低電力化の定量的評価も進んでおり、概ね順調に進展していると考えられる。
このような研究成果が得られた背景には、本科学研究費助成事業の予算により、集積回路設計CAD用ワークステーション、無停電電源装置、大型液晶ディスプレイ等を導入できたことが大きく貢献している。また、2022年度と同様に2023年度も実施したCMOSチップ試作とその実機評価により、研究を進展させることができている。
|
| 今後の研究の推進方策 |
本研究課題当初の計画に対し、概ね変更無く推進する。
2024年度には、提案回路の安定性の評価をさらに促進するとともに、研究期間最終年度として提案回路の安定性、省電力性、省面積性など種々の観点で総合的に取り組む。具体的には、提案回路の不安定性を引き起こす要因たるフローティングゲートに対して導入した電圧測定用ボルテージフォロワ回路の成果が確認できているが、詳細な解析を進め定量的な評価により科学的優位性を追求する。省電力の観点では、ノンプリチャージ型回路で一定の成果が得られているが、これにクロックドCMOS回路技術等を組み合わせ一層の低電力化を図る。また、実機試作のためのレイアウト設計について重点的に時間を割り当て、よりコンパクトで低コストな省面積性についても追求し、より完成度を高め、実用化へ向けた調整を推進する。
これらの研究を通して得られた成果は、国際学会や国内学会での発表を通して随時社会へ発信する計画である。
|
