研究課題/領域番号 |
22K12201
|
研究種目 |
基盤研究(C)
|
配分区分 | 基金 |
応募区分 | 一般 |
審査区分 |
小区分61040:ソフトコンピューティング関連
|
研究機関 | 中京大学 |
研究代表者 |
高坂 拓司 中京大学, 工学部, 教授 (80320034)
|
研究分担者 |
麻原 寛之 岡山理科大学, 工学部, 准教授 (50709615)
|
研究期間 (年度) |
2022-04-01 – 2025-03-31
|
研究課題ステータス |
交付 (2022年度)
|
配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2024年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2023年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2022年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
|
キーワード | ハイサイドゲートドライバ回路 / チャタリング / ゲート駆動回路 / 分岐現象 |
研究開始時の研究の概要 |
ゲート駆動回路は、回路を校正する受動素子の劣化に伴い、通常は予期されていない振る舞いが生じる可能性がある。本研究は、受動素子の劣化を伴うゲート駆動回路に潜む非線形現象の解析を主目的とする。また、受動素子の劣化を伴うゲート駆動回路が主回路、例えば簡素な断続回路に与える影響についても調査する。
|
研究実績の概要 |
GD回路は、回路を構成する受動素子の劣化に伴い、通常予期されていない振る舞いが生じる可能性がある。本研究は、受動素子の劣化を伴うGD回路(以下、劣化GD回路)に潜む非線形現象の解析を主目的としている。特に、高周波ハイサイドNチャネルMOSFETゲート・ドライブ回路LTC4440を用いて検討を進めた。具体的には: 1. 劣化GD回路の分岐解析に焦点を置くため、MOSFETを理想スイッチとみなし、MOSFETのドレイン以降つまり主回路の出力を簡素化した回路を提案した。また、LTspiceを用いて回路実験の基礎となる回路設計を行なった。 2. 1.で設計したLTSpiceを用いて、受動素子の劣化が進行した場合も低電圧誤動作防止機能が働くことを示した。その結果、低電圧誤動作防止機能とは異なり、ICが再起動することはないことがわかった。これは、受動素子の劣化が低電圧誤動作防止機能に影響を及ぼすことで分岐現象が発生することを示唆している。具体的には、border-collision回路の発生を確認した。 3. 上記した回路モデルより回路方程式を導出し、数理モデルを示した。また、低電圧誤差防止機能の電圧値をPoincare断面として、1次元系ではあるものの、時間間隔を用いた写像構成法及び分岐解析手法を提案した。1次元系であるが故に、厳密解を用いた分岐解析を実施し、チャタリングが発生する回路パラメータをパラメータ空間で明示した。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
LTspiceと数理モデルの結果について、定性的性質は同じであるものの振る舞いが若干異なっているため、「おおむね」とした。この点については、推進方針で示す。
|
今後の研究の推進方策 |
1. 寄生容量を加味したMOSFETを用いて解析を実施 上記したように、MOSFETがONになった際の挙動がLTspiceと数理モデル間で若干異なっている。この理由は、MOSFETの寄生容量を鑑みていないためであると考えている。そこで、MOSFETをスイッチモデルを用いて等価回路に置き換え、再度解析を進める。 2. 1.により、数理モデルはが2次元の断続力学系として記述されるため、高次元系用の解析手法を提案し、具体的に解析する。
|