| 研究課題/領域番号 |
22K12308
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分62030:学習支援システム関連
|
|---|
| 研究機関 | 香川高等専門学校 |
|---|
研究代表者 |
長岡 史郎 香川高等専門学校, 電子システム工学科, 教授 (30300635)
|
|---|
| 研究分担者 |
山本 雅史 香川高等専門学校, 電気情報工学科, 准教授 (60733821)
清水 共 香川高等専門学校, 電子システム工学科, 講師 (40455168)
JOHNSTON ROBERT 香川高等専門学校, 電子システム工学科, 准教授 (60743698)
松田 和典 大阪大学, 大学院工学研究科, 教授 (10192337)
堀邊 英夫 大阪公立大学, 大学院工学研究科, 教授 (00372243)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| 研究課題ステータス |
交付 (2022年度)
|
| 配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2024年度: 650千円 (直接経費: 500千円、間接経費: 150千円)
2023年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2022年度: 2,340千円 (直接経費: 1,800千円、間接経費: 540千円)
|
|---|
| キーワード | 半導体デバイス / 熱拡散 / フォトリソグラフィ / デバイスプロセス / リソグラフィ / 微細化 |
|---|
| 研究開始時の研究の概要 |
電気電子分野において、これまで実現が難しかった電子材料及び電子デバイス関連科目における講義内容の実践教育環境である「半導体デバイスファウンドリ」を、これまで取り組んできた「理科室で構築するナノテクプラットフォーム」の検討結果をもとに実現する。全ての処理工程は、特殊な装置や器具を使わず、大気環境下の処理により、再現性、制御性がよく、かつ低運用費・維持費という特徴を備えた微細化可能な標準化プロセスを実現する。電子材料及び電子デバイス関連科目のための実験実習環境を運用条件とともに提供することで、他の科目ですでに実現されている講義と実験を併用した技術教育環境を理科室のような環境で実現する。
|
| 研究実績の概要 |
各作製工程全ての高度化の可能性を実証した。フォトリソグラフィ工程ではPolyethyleneterephthalate(PET)シートフォトマスク上に遮光パタンとなるV溝を作製、その研磨による線幅制御と高解像度化を実証した。困難だったカーボン入り感光性樹脂の現像は、超音波を併用した浸漬現像法を提案、基板の20mm角の領域で解像度約0.004mmを実現した。高分子フィルムの熱収縮性に着目、Polyvinyl chloride(PVC)シート上に作製した遮光用V溝を熱収縮させ解像度を改善する方法を考案、効果を確認した。
Pattern Alignment Less Lithography(PALL)とシリコン(Si)異方性エッチングによりSi基板を薄型化し、両面から同時にPを選択拡散させ1回の熱処理でnpnバイポーラトランジスタ（BT）を作製する方法を考案、動作を確認した。この方法を応用した埋込み型電極を提案し可能性を確認した。Si基板上にｐ型とｎ型領域を熱処理により同時に作製する選択同時拡散法を考案、高抵抗Si基板上に任意の形状のp on n及びn on ｐのp-n接合を同時に作製し整流特性を確認した。困難だったCMOSデバイスの教育への応用が期待できる。MOSデバイスとBTが作製可能なこと、簡易さを維持し微細化が可能なことが示せた。3次元デバイス等への応用拡大の可能性も示せた。
汎用のアナログ-ディジタル計測ボードと検出信号の雑音対策により約10nAの微小電流計測を可能にし、微小サンプルのホール効果測定環境も実現、デバイス評価環境の簡素化が可能な事を実証した。
以上の成果をまとめ招待講演で発表した。教育へのフィードバックも実施した。ｐ-n接合の設計製作評価を4年生の工学実験に導入した。デバイス分野においても座学で学んだ内容を実験で確認できる実験実習環境を実現できた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
カーボン入り感光性樹脂をフォトマスクの遮光剤に応用するための課題であった現像方法を検討した。現像には超音波によるキャビテーションを用いた浸漬現像法を考案、処理条件の検討により、基板と同じ20mm角の領域で解像度約0.004mmを実現できた。
マイクロ合金バイポーラトランジスタ(BT)の構造に着目、Siの異方性エッチング技術と、PALL及びパタン化Phosphorus Silicate Glass(PSG)薄膜をリン(P)の拡散源に用い大気中での熱処理でPを選択的に熱拡散させn領域を作製する方法とを融合、厚さ0.01mmのSi基板を実現しその両面に一度の熱処理でPを拡散させ任意の形状のｎ領域を作製し、BTを実現する作製法を提案、試作評価した。電流増幅率は5程度だがBT動作を確認した。銀(Ag)入り熱硬化型導電ペースト(STP)とSi異方性エッチングを併用した埋込電極作製方法を提案、約0.3mmの線幅の埋め込み電極を実現した。 この方法を用いCMOSデバイスの実現のため約1kΩcmのシリコン基板上にPとボロン(B)の選択拡散を同時に行い（選択同時拡散）、ｎウェルとｐウェルを同時に作製、さらに選択同時拡散でｐ型とｎ型領域をそれぞれ作製、p-n接合として整流特性を示すことを確認した。分解能14bitの汎用計測ボードの雑音対策により約10nAの微小電流の計測を実現、400mTの永久磁石を使ったホール効果測定系を製作し、詳細な物性評価を可能にできることを実証した。
p-n接合の作製評価を4年生約40名、３時間/回/日で2日の工学実験に導入した。熱処理には簡素な汎用ボックス炉を用いた。電極作製にはAg入り導電ペーストを用い、表面処理により再現性良くオーミック接触を実現した。工学実験で使用する測定器具を用い電流電圧特性を評価した。デバイスの設計製作評価実験としての有用性を確認した。
|
| 今後の研究の推進方策 |
導入した微小4探針プローブを用いた測定系を完成させ、キャリヤの移動度等の半導体材料の基礎的な物性評価を実現、半導体材料からデバイス評価までを簡素な装置で実現できる評価系を構築する。これらの装置と真空装置を改造して作製した表面温度制御装置により、PALLとパタン化PSG薄膜及びBolosilicate Glass(BSG)薄膜を用いた選択拡散及び選択同時拡散の詳細検討により熱拡散処理の極微細加工を実現する。さらに、触媒化学気相体積(Cat-CVD)法による表面処理技術やゲルマニウムの物性評価の教育プログラム応用などを含め、実験実習を伴う半導体工学教育の高度化の可能性を明らかにする。
各デバイス作製プロセスにおいてPALLの特徴を活かした簡素化と素子特性の両立を実現するための最適化を継続する。バイポーラデバイスでは、エミッタ及びコレクタ領域の不純物拡散独立制御によるベース領域の詳細制御を、またMOSデバイスでは、再現性良く各タイプのMOSトランジスタの特性制御を可能にする方法を確立する。集積回路実現のため、PとBの選択同時拡散の微細化の実現と詳細制御を実現する。これらをもとに各デバイスの標準プロセスをまとめる。基礎的プロセスデータを蓄積し、MEMSなど他の分野におけるデバイス作製への対応可能性を検討し、その実現可能性を評価する。
集積回路の基礎を学ぶ実験テキストを整備し、実際に実施しその教育効果の検証と改善を行い、継続して教育効果を高められるシステムを実現する。扱える材料の種類とデバイス応用分野を拡大し、常に最先端技術を遅滞なく導入体験でき、限られた環境において継続して進歩する、簡素化した統合デバイス学習研究環境としての「理科室で構築したナノテクプラットフォームで実現する半導体デバイスファウンドリ」への途を明らかにする。
|
