| 研究課題/領域番号 |
22K18415
|
|---|
| 研究種目 |
挑戦的研究(開拓)
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
中区分60:情報科学、情報工学およびその関連分野
|
|---|
| 研究機関 | 岡山大学 |
|---|
研究代表者 |
渡邊 実 岡山大学, 自然科学学域, 教授 (30325576)
|
|---|
| 研究期間 (年度) |
2022-06-30 – 2025-03-31
|
| 研究課題ステータス |
交付 (2022年度)
|
| 配分額 *注記 |
25,870千円 (直接経費: 19,900千円、間接経費: 5,970千円)
2024年度: 14,300千円 (直接経費: 11,000千円、間接経費: 3,300千円)
2023年度: 3,380千円 (直接経費: 2,600千円、間接経費: 780千円)
2022年度: 8,190千円 (直接経費: 6,300千円、間接経費: 1,890千円)
|
|---|
| キーワード | プログラマブルデバイス / FPGA / プローバー / 光再構成型ゲートアレイ / ホログラムメモリ / ウエハースケールVLSI |
|---|
| 研究開始時の研究の概要 |
本研究では数億～数十億点の修正が必要になると予測される将来のウエハーにおいてウエハースケールVLSIを実現する方法を研究していく。この研究では既存のレーザによる物理的な修正手法は用いず、ホログラムメモリ上に修正情報を記録し、ウエハーに貼り付けることでリペアを行う「光電子ウエハースケールVLSI」の実現可能性を明らかにする。また、MEMSプローバーの100万倍のスピードでテストができる「光プローバー」の実現可能性も明らかにする。
|
| 研究実績の概要 |
近年、スーパーコンピュータ、データセンター、AIシステム等において、10万ノードを超える莫大な数の集積回路(VLSI)を１か所に集中し、運用する事例が増えてきている。もし、巨大なウエハー全てを1つのVLSIとして運用できれば、プロセッサ間の相互通信のレイテンシーやバンド幅を劇的に改善し、スーパーコンピュータ、データセンター、AIシステム等の高性能化が期待できる。しかし、現在の製造技術ではウエハー上に作られるVLSIチップの1～2割程度が不良チップとして廃棄されており、不良の無いウエハーを作ることができない。よって、既存の集積回路では不良で廃棄されるVLSIの割合をできるだけ小さくするために、ダイを小さく設計している。巨大なウエハーをそのまま使用するウエハースケールVLSIの実現は困難である。しかし、本研究ではどのような製造不良があっても構成機能だけは絶対に損なわれない光再構成技術を導入することでウエハースケールVLSIを実現していく。
2022年度の研究ではまず0.18μmのCMOSプロセスを用いて光再構成機能を持つウエハースケールVLSIを設計し、その設計データを用いて製造不良が生じる不良割合がウエハースケールVLSI全体の機能に与える影響について明らかにした。また、製造されたウエハースケールVLSIを用いて故障への耐性を試験的に明らかにした。
次年度にはウエハースケールVLSIの製造不良個所を短時間で正確に検出する技術、光プローバーの研究も開始し、ウエハースケールVLSIを実現する上での問題点、製造後の検査時間の問題の解決を目指す。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
当初予定していた研究項目全てを達成した。
|
| 今後の研究の推進方策 |
次年度にはウエハースケールVLSIの製造不良個所を短時間で正確に検出する技術、光プローバーの研究も開始し、ウエハースケールVLSIを実現する上での問題点、製造後の検査時間の問題の解決を目指す。
|
