| 研究課題/領域番号 |
22K18815
|
|---|
| 研究種目 |
挑戦的研究(萌芽)
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
中区分21:電気電子工学およびその関連分野
|
|---|
| 研究機関 | 立命館大学 |
|---|
研究代表者 |
野坂 秀之 立命館大学, 理工学部, 教授 (60524121)
|
|---|
| 研究期間 (年度) |
2022-06-30 – 2025-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
6,370千円 (直接経費: 4,900千円、間接経費: 1,470千円)
2024年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
2023年度: 2,470千円 (直接経費: 1,900千円、間接経費: 570千円)
2022年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
|
|---|
| キーワード | 周波数シンセサイザ / DDS / アナログ / スプリアス / 正弦関数 / 無線 / 正弦 |
|---|
| 研究開始時の研究の概要 |
超柔軟な無線リンクを実現するために、高速に周波数切換可能でかつ携帯端末に搭載可能な低消費電力の周波数シンセサイザ技術を確立する。従来必要だった正弦関数データを記憶したROMを含む大規模なデジタル回路を代替する、新原理に基づく革新的なアナログ回路技術を確立し低電力化を図る。本技術により、他チャネルの伝搬環境のモニタリングが可能となり、適応的にチャネルを選択して無線リンクを維持できるようになるため、途切れずに会話や動画を楽しめる快適で豊かな生活を実現できる。高度化する要求性能のため消費電力が増大する大規模デジタル回路の根源的な課題を解く汎用技術の確立を目指す。
|
| 研究実績の概要 |
昨年度提案した、位相情報を振幅情報に変換するリードオンリーメモリ（ROM）の機能を新原理に基づくアナログ技術で代替するダイレクトデジタルシンセサイザ（DDS）新回路について、CMOSトランジスタモデルを用いて集積化設計を行った。DDS回路は、８ビットの位相アキュムレータ、ランプ波を発生する８ビットの電流スイッチアレイ、基準電圧を発生する３つの８ビットの電流スイッチアレイ、３つの差動増幅回路からなるアナログ正弦関数回路から構成される。集積化にあたって、ランプ波の発生と基準電圧の発生を同じ電流スイッチアレイのレプリカ回路とすることにより、プロセス・電源電圧・環境温度（PVT）が変動した場合にランプ波と基準電圧が同方向に変動し、これらの変動が後段の差動増幅回路で相殺することを狙う工夫を施した。この工夫により、PVT変動を補償する回路構成になっている。CMOSトランジスタモデルによる回路シミュレーションの結果、クロック周波数500MHzの際に、多少のグリッジが観測されるものの、目論見通りの差動の正弦波状の波形生成が確認できた。設計した回路はCMOSにて集積化を行った。試作した集積回路の測定により、周波数設定データKに応じた周波数の差動の正弦波様の出力信号が生成できることを確認した。また、周波数設定データKに応じた周期で正しくオーバーフロー信号が出力されることを確認した。以上により、昨年度提案したDDS新回路について、集積回路での目論見通りの動作を実測にて検証した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画通り、正弦関数回路の集積化設計を行い、目論見通りの動作を確認するとともに、回路試作を行った。計画通り、PVT変動を抑える補償回路も機能として盛り込むことができた。
|
| 今後の研究の推進方策 |
2024年度についても詳細評価を継続し、誤差目標、消費電力目標の見通しを得るための２次回路試作に向けた課題を抽出する。数値目標の実証により、新原理に基づく高速周波数切換可能な周波数シンセサイザ技術の確立を行う。以上により、提案技術が超柔軟な無線リンクを実現できる可能性を検証する。
|
