非同期式回路の最適化技術に関する研究

• 研究課題/領域番号: 23300020
• 研究種目: 基盤研究(B)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 国立情報学研究所
• 研究代表者: 米田 友洋 国立情報学研究所, アーキテクチャ科学研究系, 教授 (30182851)
• 研究期間 (年度): 2011-04-01 – 2015-03-31
• 研究課題ステータス: 完了 (2014年度)
• 配分額: 11,050千円 (直接経費: 8,500千円、間接経費: 2,550千円); 2013年度: 3,770千円 (直接経費: 2,900千円、間接経費: 870千円); 2012年度: 4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円); 2011年度: 2,600千円 (直接経費: 2,000千円、間接経費: 600千円)
• キーワード: 非同期式回路 / 最適化 / 遅延値決定 / 配置最適化 / 設計容易化 / 遷移型制御 / 束データ方式 / 遷移型制御回路 / マルチクロックフリップフロップ / 非同期式ネットワークオンチップルータ / マッチドディレイの最適化 / レイアウトの最適化 / パス遅延情報 / レイアウトのグルーピング

研究成果の概要

グローバルクロックを用いない非同期式設計は，クロックの高速化に伴う同期式設計のさまざまな問題を根本的に解決できる可能性を秘めている．一方で非同期式回路を実用化するには，非同期式回路特有のさまざまな最適化技術を適用する必要がある．本研究では，(1) 束データ方式の非同期式回路に不可欠な遅延素子の最適遅延値を自動的に求めるツールの開発，(2) 性能を確保するために近接配置すべきレジスタ類を容易に指定し，汎用配置配線ツールにてそれを反映するレイアウトを行わせる枠組みの開発，および，(3) 新しいタイプのフリップフロップを用いて，非同期式回路を容易に設計するアイデアについての検討等を行った．

研究成果

• [学会発表] An NoC-based Evaluation Platform for Safety-Critical Automotive Applications (2014)
  • 著者名/発表者名: Tomohiro Yoneda, Masashi Imai, Hiroshi Saito, Takahiro Hanyu, Kenji Kise, Yuichi Nakamura
  • 学会等名: APCCAS2014
  • 発表場所: ANAインターコンチネンタル石垣リゾート（ 沖縄県石垣市）
  • 年月日: 2014-11-17 – 2014-11-20
• [学会発表] Multiple-Clock Multiple-Edge-Triggered Multiple-Bit Flip-flops for Two-Phase Handshaking Asynchronous Circuits (2014)
  • 著者名/発表者名: Masashi Imai, Tomohiro Yoneda
  • 学会等名: ISCAS2014
  • 発表場所: オーストラリア，メルボルン
  • 年月日: 2014-06-01 – 2014-06-04
• [学会発表] Dependability Techniques for Networks on Chips (2011)
  • 著者名/発表者名: T.Yoneda
  • 学会等名: IFIP WG 10.4 60^<th> meeting
  • 発表場所: Taoyuan, Taiwan(招待講演)
  • 年月日: 2011-07-02
• [学会発表] Asynchronous Network-on-Chip and its potential (2011)
  • 著者名/発表者名: T.Yoneda
  • 学会等名: The 11th International Conference on Application of Concurrency to System Design
  • 発表場所: Newcastle upon Tyne, UK(招待講演)
  • 年月日: 2011-06-22
• [学会発表] A Floorplan Method for SDI-model-based Asynchronous Circuits to Achieve High Robustness against Delay Variations
  • 著者名/発表者名: Masashi Imai, Tomohiro Yoneda
  • 学会等名: IEEE/ACM Workshop on CAD for Multi-Synchronous and Asynchronous Circuits and Systems 2012
  • 発表場所: San Jose, CA, USA