超低消費電力設計における遅延テスト設計技術に関する研究

• 研究課題/領域番号: 23700065
• 研究種目: 若手研究(B)
• 配分区分: 基金
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 早稲田大学
• 研究代表者: 史 又華 早稲田大学, 高等研究所, 准教授 (70409655)
• 研究期間 (年度): 2011 – 2013
• 研究課題ステータス: 完了 (2013年度)
• 配分額: 4,420千円 (直接経費: 3,400千円、間接経費: 1,020千円); 2013年度: 780千円 (直接経費: 600千円、間接経費: 180千円); 2012年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円); 2011年度: 2,600千円 (直接経費: 2,000千円、間接経費: 600千円)
• キーワード: 低消費電力設計 / LSI設計 / 高信頼設計 / 低消費電力化 / 遅延解析 / VLSI設計技術とCAD / ディペンダブルコンピューティング / VLSI 設計技術とCAD

研究概要

近年、情報処理LSI回路の消費電力を下げるために、様々な研究が行われてきた。一方、既存の超低消費電力LSI回路における高信頼化設計手法は、電源電圧ごとの遅延テストまたは電源間の遅延テストを行うために、非常に複雑になる。そのため、超低消費電力LSI回路に対して高い信頼性を保つ設計技術の確立が強く求められると考えられる。そこで、本研究は、上記の問題点を解決するために、１）サブスレッショルド回路における高信頼化設計、２）配線遅延を考慮した低消費電力化設計、及び３）ロジック回路遅延予測によるタイミングエラー検出可能なLSI設計技術について低消費電力回路における高信頼化設計の研究開発を行ってきた。

研究成果

• [雑誌論文] Floorplan Driven Architecture and High-level Synthesis Algorithm for Dynamic Multiple Supply Voltages (2013)
  • 著者名/発表者名: Shin-ya Abe, Youhua Shi, Kimiyoshi Usami, Masao Yanagisawa, and Nozomu Togawa
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: vol.E96-A, no.12 ページ: 2597-2611
  • NAID: 130003385313
  • 査読あり
• [雑誌論文] MH⁴ : multiple-supply-voltages aware high-level synthesis for high-integrated and high-frequency circuits for HDR architectures (2012)
  • 著者名/発表者名: Shin-ya Abe, Youhua Shi, Masao Yanagisawa, Nozomu Togawa
  • 雑誌名: IEICE Electronics Express 巻: 9 号: 17 ページ: 1414-1422
  • DOI: 10.1587/elex.9.1414
  • NAID: 130001921526
  • ISSN: 1349-2543
  • 査読あり
• [雑誌論文] Robust Secure Scan Design against Scan-based Differential Cryptanalysis (2012)
  • 著者名/発表者名: Y. Shi
  • 雑誌名: IEEE Transactions on Very Large Scale Integration Systems (TVLSI) 巻: 20 号: 1 ページ: 176-181
  • DOI: 10.1109/tvlsi.2011.2120635
  • 査読あり
• [学会発表] InTimeTune : A Throughput Driven Timing Speculation Architecture for Overscaled Designs (2014)
  • 著者名/発表者名: Youhua Shi, Hiroaki Igarashi, Nozomu Togawa, and Masao Yanagisawa
  • 学会等名: ACM/EDAC/IEEE Design Automation Conference
  • 発表場所: San Francisco, USA.(Work-in-process session (Poster))
• [学会発表] サブスレッショルド回路における遅延・エネルギーの温度依存性に関する実験および考察 (2014)
  • 著者名/発表者名: 櫛田浩樹, 史又華, 戸川望, 宇佐美公良, 柳澤政生
  • 学会等名: 信学技報
  • 発表場所: 沖縄県青年会館
• [学会発表] Throughput Driven Check Point Selection in Suspicious Timing Error Prediction based Designs (2014)
  • 著者名/発表者名: Hiroaki Igarashi, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: Proc. IEEE Latin American Symposium on Circuits and Systems (LASCAS)
  • 発表場所: Santiago, Chile
• [学会発表] InTimeTune: A Throughput Driven Timing Speculation Architecture for Overscaled Designs (2014)
  • 著者名/発表者名: Youhua Shi, Hiroaki Igarashi, Nozomu Togawa, and Masao Yanagisawa
  • 学会等名: ACM/EDAC/IEEE Design Automation Conference
  • 発表場所: San Francisco, USA
• [学会発表] サブスレッショルド回路における遅延・エネルギーの温度依存性に関する実験および考察 (2014)
  • 著者名/発表者名: 櫛田浩樹, 史又華, 戸川望, 宇佐美公良, 柳澤政生
  • 学会等名: 電子情報通信学会 VLSI設計技術研究会
  • 発表場所: 沖縄県青年会館 (沖縄県那覇市)
• [学会発表] Throughput Driven Check Point Selection in Suspicious Timing Error Prediction based Designs (2014)
  • 著者名/発表者名: Hiroaki Igarashi, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: IEEE Latin American Symposium on Circuits and Systems
  • 発表場所: Santiago, Chile
• [学会発表] チェックポイント観測によるタイミングエラー予測手法 (2013)
  • 著者名/発表者名: 五十嵐 博昭,史又華,柳澤政生,戸川望
  • 学会等名: 電子情報通信学会デザインガイア
  • 発表場所: 鹿児島県文化センター(vol. 113, No.320, pp.39-44)
• [学会発表] Predication based Timing Speculation Technique for Throughput Improvement (2013)
  • 著者名/発表者名: Youhua Shi, Hiroaki Igarashi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: Proc. International Conference on Integrated Circuits, Design, and Verification (ICDV)
  • 発表場所: Ho Chi Minh City, Vietnam(Invited Talk)
• [学会発表] Floorplan Driven architectures and High-level Synthesis algorithm for Dynamic Multiple Supply voltages (2013)
  • 著者名/発表者名: Shin-ya Abe, Youhua Shi, Kimiyoshi Usami, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: Work-in-process (Poster: #61.68), Design Automation Conference
  • 発表場所: Austin, USA
• [学会発表] An Energy-efficient High-level Synthesis Algorithm Incorporating Interconnection Delays and Dynamic Multiple Supply Voltages (2013)
  • 著者名/発表者名: Shin-ya Abe, Youhua Shi, Kimiyoshi Usami, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: Proc. IEEE International Symposium on VLSI Design, Automation and Test (VLSI-DAT)
  • 発表場所: Hsinchu, Taiwan(pp.54-57)
• [学会発表] Suspicious Timing Error Detection and Recovery with In-Cycle Clock Gating (2013)
  • 著者名/発表者名: Youhua Shi, Hiroaki Igarashi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: Proc. IEEE International Symposium on Quality Electronic Design (ISQED)
  • 発表場所: Santa Clara(pp.335-340)
• [学会発表] チェックポイント観測によるタイミングエラー予測手法 (2013)
  • 著者名/発表者名: 五十嵐 博昭，史又華，柳澤政生，戸川望
  • 学会等名: 電子情報通信学会デザインガイア
  • 発表場所: 鹿児島県文化センター (鹿児島県鹿児島市)
• [学会発表] Predication based Timing Speculation Technique for Throughput Improvement (2013)
  • 著者名/発表者名: Youhua Shi, Hiroaki Igarashi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: International Conference on Integrated Circuits, Design, and Verification
  • 発表場所: Ho Chi Minh City, Vietnam
  • 招待講演
• [学会発表] Floorplan Driven Architectures and High-level Synthesis Algorithm for Dynamic Multiple Supply Voltages (2013)
  • 著者名/発表者名: Shin-ya Abe, Youhua Shi, Kimiyoshi Usami, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: ACM/EDAC/IEEE Design Automation Conference
  • 発表場所: Austin, USA
• [学会発表] An Energy-efficient High-level Synthesis Algorithm Incorporating Interconnection Delays and Dynamic Multiple Supply Voltages (2013)
  • 著者名/発表者名: Shin-ya Abe, Youhua Shi, Kimiyoshi Usami, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: IEEE International Symposium on VLSI Design, Automation and Test
  • 発表場所: Hsinchu, Taiwan
• [学会発表] Suspicious Timing Error Detection and Recovery with In-Cycle Clock Gating (2013)
  • 著者名/発表者名: Youhua Shi, Hiroaki Igarashi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: IEEE International Symposium on Quality Electronic Design (ISQED)
  • 発表場所: Santa Clara, USA
• [備考]
  • URL: http://www.tenure-track-waseda.jp/researchers/researchers01.html
• [産業財産権] 信号処理装置および信号処理方法 (2014)
  • 発明者名: 史又華、戸川望、柳澤政生、五十嵐博昭
  • 権利者名: 学校法人早稲田大学
  • 産業財産権種類: 特許
  • 出願年月日: 2014-02-18
  • 外国
• [産業財産権] 信号処理装置および信号処理方法 (2014)
  • 発明者名: 史又華, 戸川望, 柳澤政生，五十嵐博昭
  • 権利者名: 史又華, 戸川望, 柳澤政生，五十嵐博昭
  • 産業財産権種類: 特許
  • 出願年月日: 2014-02-18
• [産業財産権] 信号処理装置および信号処理方法 (2013)
  • 発明者名: 史又華、戸川望、柳澤政生、五十嵐博昭
  • 権利者名: 学校法人早稲田大学
  • 産業財産権種類: 特許
  • 産業財産権番号: 2013-037620
  • 出願年月日: 2013-02-27