| 研究課題/領域番号 |
23H00269
|
|---|
| 研究種目 |
基盤研究(A)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
中区分29:応用物理物性およびその関連分野
|
|---|
| 研究機関 | 国立研究開発法人物質・材料研究機構 |
|---|
研究代表者 |
若山 裕 国立研究開発法人物質・材料研究機構, ナノアーキテクトニクス材料研究センター, 特命研究員 (00354332)
|
|---|
| 研究分担者 |
山田 洋一 筑波大学, 数理物質系, 教授 (20435598)
福本 恵紀 大学共同利用機関法人高エネルギー加速器研究機構, 物質構造科学研究所, 特任准教授 (20443559)
石黒 康志 防衛大学校(総合教育学群、人文社会科学群、応用科学群、電気情報学群及びシステム工学群), 電気情報学群, 講師 (20833114)
相見 順子 国立研究開発法人物質・材料研究機構, 高分子・バイオ材料研究センター, 主任研究員 (80579821)
早川 竜馬 国立研究開発法人物質・材料研究機構, ナノアーキテクトニクス材料研究センター, 主幹研究員 (90469768)
森山 悟士 東京電機大学, 工学部, 教授 (00415324)
|
|---|
| 研究期間 (年度) |
2023-04-01 – 2028-03-31
|
| 研究課題ステータス |
交付 (2025年度)
|
| 配分額 *注記 |
47,320千円 (直接経費: 36,400千円、間接経費: 10,920千円)
2025年度: 7,800千円 (直接経費: 6,000千円、間接経費: 1,800千円)
2024年度: 7,800千円 (直接経費: 6,000千円、間接経費: 1,800千円)
2023年度: 16,120千円 (直接経費: 12,400千円、間接経費: 3,720千円)
|
|---|
| キーワード | 多値演算 / ロジックインメモリ / 有機トランジスタ / 論理演算 / ヘテロ界面 / ロジック－イン－メモリ / 演算素子 |
|---|
| 研究開始時の研究の概要 |
有機エレクトロニクスの分野では素子の高集積化への取り組みが活発化しているものの、既存の微細加工技術が適用できないという課題が残る。そこで従来とは異なる新しい演算機構が不可欠である。そこで素子の動作原理を根本から見直し、革新的な演算機構を確立して集積化の壁を乗り越えることが本研究の目的である。そのため独自開発したヘテロ界面トランジスタを中心にした素子を設計し、ひとつの素子で演算とメモリの2つの機能を動作させ、かつ両方の機能を同時に多値化した素子動作を実証する。まず伝導メカニズムを解明して素子の設計指針を一般化させ、次に特異的な電流特性を利用して演算機構へと発展させる。
|
| 研究実績の概要 |
ヘテロ界面トランジスタを上下のゲート電極で制御するDual-gate型ヘテロ界面トランジスタを作製しAND、OR、NAND、NOR、XORなどの二入力論理回路の動作を実証した。従来のCMOSデバイスを用いた場合には数個～10個以上のトランジスタを集積する必要があるが、わずかひとつの素子で動作を実証できた。これは本課題が目標とする新しい演算機構を開拓するだけでなく、既存のデバイスと比較しても素子数の低減・回路設計の簡略化・集積度の向上などに資する成果といえる。なお、この素子動作では上下のゲート電圧値をふたつの入力信号とし、得られたドレイン電流を出力信号としている。このとき入力信号となるトップ・ボトムの両ゲート電圧がそれぞれの回路で異なることが課題となっている。単一の素子動作だけでなく、複数の回路をさらに集積化する際には入力信号を統一する必要がある。この課題を解決するためDual-gate型ヘテロ界面トランジスタに不揮発性メモリ層を導入した。これも前頁で記述したロジック-イン-メモリのひとつといえる。p型・n型有機半導体で構成されるヘテロ界面トランジスタに不揮発性メモリ層を挿入している。このメモリ層はフタロシアニンを中心骨格に持ち、その周辺をポルスチレン高分子鎖が取り囲む分子構造になっている。中心骨格が電荷を保持するフローティングゲートとして、周辺の高分子鎖がトンネル絶縁膜として機能する。上下からのゲート電圧を適宜印加してメモリ層への電荷注入を制御した。その結果、初期状態ではAND回路動作を示すが、最初の書込状態ではOR回路、別の書込状態ではNAND回路の動作を実証した。各回路でメモリ層への電荷注入量を精密に制御することによりこれらの異なる動作を可能にしている。さらに各回路での入力信号が統一されており、これら素子の接合や集積化への可能性も開けてきた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
二入力論理回路の作製とメモリ機能との融合で大きな進捗が得られた。従来のCMOS型から構築した論理回路では数個～10個以上のトランジスタを集積する必要があるところを、わずかひとつの素子で動作を実証できた。これは本課題が目標とする素子数の低減・回路設計の簡略化・集積度の向上などに資する成果といえる。これまでの予備的実験では入力信号となるトップ・ボトムの両ゲート電圧がそれぞれの回路で異なることが課題となっている。それに対してメモリ機能を活用することによりこの課題が解決できたことは確実な進展を見せているといえる。
|
| 今後の研究の推進方策 |
本年度の研究成果では、電荷注入プロセスが複雑になっていることが課題として挙げられる。量子ドットタイプのフローティングゲートを用いていることが原因であり、今後は最適メモリ層の探索が必要となる。今後は本年度に得られたデバイス作製技術と評価技術を基に、メモリ機能の改善を進めてニューロモルフィック素子の動作と多値ロジック-イン-メモリの動作実証へと展開する。特にメモリ層については二次元フローティングゲートを用いることにより電荷の注入と消去を簡便にしつつメモリ効果を高めることを目指す。
|
