新原理超低導通損失バイポーラ型パワー半導体デバイス

研究課題

研究課題/領域番号	23K03795
研究種目	基盤研究(C)
配分区分	基金
応募区分	一般
審査区分	小区分21010:電力工学関連
研究機関	九州工業大学
研究代表者	大村一郎九州工業大学, 大学院生命体工学研究科, 教授 (10510670)
研究期間 (年度)	2023-04-01 – 2026-03-31
研究課題ステータス	交付 (2024年度)
配分額 *注記	4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円) 2025年度: 520千円 (直接経費: 400千円、間接経費: 120千円) 2024年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円) 2023年度: 2,600千円 (直接経費: 2,000千円、間接経費: 600千円)
キーワード	パワー半導体デバイス / IGBT / PiNダイオード / FinFET構造 / 導通損失低減 / FinFET / バイポーラ / パワー
研究開始時の研究の概要	バイポーラ型素子は順方向導通時の電圧降下による電力損失が大きいという欠点がある。特に、アンバイポーラ電圧降下はキャリア蓄積により発生し通電損失の50％以上を占め、電力損失の主要因になっている。本研究では、アンバイポーラ電圧降下を大幅に削減するために、導通時に電子とホールの注入をコントロールするスイッチング機構を導入し、高速に制御を行う。特に、デバイス構造の提案とTCADシミュレーションによる効果の確認、さらにゲート駆動の方法の具体化を行う。
研究実績の概要	【研究の目的】 IGBTやPiNダイオードのような大電流パワーデバイスは、導通変調下で0.6-0.8Vの接合障壁電圧の損失を本質的に持つ。この接合部バリア電圧は、特に低電力動作時の電力変換回路において大きな電力損失を引き起こす。この接合障壁電圧を除去するために、パルスキャリア注入(PCI)コンセプトが提案されているが、デバイス構造に起因する高いゲート駆動損失と電流制限がある。本研究では、PCIコンセプトのためのFinFETエミッタ構造を提案し、低ゲート駆動損失で、高導通電流密度および低導通電流密度の下で極めて低い順方向電圧降下を実証する。【研究実績の概要】本研究で提案したデバイスは、PiNダイオードを基盤とし、アノード側にFinFET構造を導入した。２つのメサ領域を持ち、一方はpn接合を持たない構造が特徴である。その一方で、逆方向バイアス時の耐圧性能に懸念がある。そこで、ゲート端子に-1.5Vを印加して耐圧シミュレーションを実施した。その結果、メサ幅が20nmの場合では目標耐圧値650V以上を達成したが、30、40nmでは十分な耐圧性能が得られなかった。この理由は、インパクトイオン化によるホール電流が排出されずに、メサ中心の電位上昇を起こし、バリアを超えて漏れ電流が流れることが分かった。導通特性についてもシミュレーションし、ゲートがOFFの時間TOFF（Vg = -VGG）を一定に保ち、ゲートがONの時間TON（Vg = +VGG）を変化させ、デバイスが10～500A/cm2までの電流密度で動作するシミュレーションを実施した。その結果、電流密度が200A/cm2の場合、周期内のデバイスの平均ビルトイン電圧は0.294Vまで低減し、従来型ダイオードの順方向電圧降下（約0.8V）と比較して63％低減した。
現在までの達成度	現在までの達成度 2: おおむね順調に進展している理由 TCAD（シノプシス社）を用いて、パルス正孔注入動作によりバイポーラ動作で特有のビルトイン電圧による導通損失を大幅に削減できることを実証した。さらに詳細な特性を得るために、様々なパルスパターンに対して、TCAD上で解析して、パルス発生期間の平均の導通電圧降下を求めるた。500A/cm2までの高い電流密度で、従来型PiNダイオードは提案のダイオードに比べて、大幅に導通損失を削減することができた。すなわち、FinFETエミッタによるPCI動作の効果で、シリコン半導体ででワイドバンドギャップであるSiCと同等の性能を出せることが分かった。
今後の研究の推進方策	現在までの進捗で、FinFETエミッタによるPCI動作の効果で、シリコンでワイドバンドギャップであるSiCと同等の性能を出せることが分かった。ただし、前出のように、メサ幅と耐圧の関係性で課題がある。今後はFinFETエミッタで十分な耐圧が出せる構造を検討し、TCADでシミュレーションを行い、安定した高い耐圧を実証する。