| 研究課題/領域番号 |
23K11030
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 北陸先端科学技術大学院大学 |
|---|
研究代表者 |
田中 清史 北陸先端科学技術大学院大学, 先端科学技術研究科, 教授 (20333445)
|
|---|
| 研究期間 (年度) |
2023-04-01 – 2026-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
4,030千円 (直接経費: 3,100千円、間接経費: 930千円)
2025年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2024年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2023年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
|
|---|
| キーワード | エッジ / リアルタイムスケジューリング / 深層学習 / アクセラレータ / リアルタイムシステム / エッジAIサーバ |
|---|
| 研究開始時の研究の概要 |
データ発生源の近くで処理を行うことにより，通信遅延の回避によるリアルタイム性の向上，かつ閉じた環境でのプライバシー確保効果をもたらすエッジコンピューティングが注目されている．本研究では，今後深層学習タスクが増加することを考慮し，エッジAI向け深層学習タスクに対してリアルタイムシステム上でのタスク実行モデルを検討し，エッジサーバ上で精度とリアルタイム性のトレードオフを実現するスケジューリング方式を構築する．実行モデルの具現化と高効率化を実現するために，頻出処理のハードウェア化を行う．実証研究により提案スケジューリング方法の有効性と実現可能性を示し，かつエッジサーバのための計算資源量を見積る．
|
| 研究実績の概要 |
エッジサーバ向け深層学習タスクのための，精度と実時間性，計算資源量の間のトレードオフを実現するスケジューリング方法を確立するすること，および実行モデルの具現化と高効率化を実現するために，ネットワークモデルの軽量化と頻出推論計算のハードウェア化を行うことを目的とする．
研究項目として(1)深層学習タスクのモデル化，(2)リアルタイムスケジューリング方式の確立，(3)シミュレーション評価，(4)深層学習アクセラレータの構築，および(5)FPGAを利用する実証研究に取り組む．2023年度は主に(1)と(2)，および(4)の一部を実施した．
(1)に関して，multi-exit型の畳み込みニューラルネットワークを対象とする．このモデルにはステージ毎に出力層が存在し，各出力で平均精度と次ステージの予測精度向上率を持つ．本研究における深層学習タスクは，周期，最悪実行時間，デッドライン制約，優先度に加え，各ステージの実行時間，要求精度，クリティカリティ値，ステージ毎の予測精度向上率などを持つ．これらを導入したタスクモデルを構築し，後のシミュレーション評価用のタスクセット生成器を実装した．
(2)に関して，システム負荷に従って各タスクに割り当てる計算資源を決定するスケジューリングを研究する．各タスクの優先度，要求精度，クリティカリティ値に従い，負荷を考慮して各タスクの出力層を動的に決定する．この問題に対し，ステージ毎の実行時間と取得精度を，品物のサイズと価値に置き換えることによりナップサック問題に帰着し，動的計画法により解を求める方式を考案した．
(4)に関して，深層学習タスクの実行には消費電力について優位性のあるFPGAを利用し，深層学習タスクのアクセラレータを設計する．低コストエッジサーバシステムを考慮し，FPGA資源使用量を抑えつつ高速実行を可能とするアクセラレータ方式を研究した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究開始時の計画では，初年度で前述の研究項目(1)，(2)の一部，および(4)の一部を実施する予定であった．
(1)深層学習タスクのモデル化について，制御システムにおけるタスクモデルとして提案されたimprecise computationの考え方を参考にし，各タスクを必ず実行するMandatoryステージ群と時間的余裕がある場合にのみ実行するOptionalステージ群に分割し，Optionalステージはデッドライン違反を起こさない範囲で実行することとした．なるべく多くのOptionalステージを実行することにより深層学習認識タスク実行によって得られる精度が高くなることが期待できるため，最適なスケジューリングによって精度向上効果の高いOptionalステージを選択して実行する機会を増加させることが重要となる．
(2)について，本研究ではimprecise computationが導入したmulti-exit型の垂直モデルと，さらなる精度向上のためのアンサンブル型の水平モデルの使用を想定しているが，前者については予定通り，マルチプロセッサを対象とし，タスク群の精度向上を可能とするスケジューリング方式を考案できた．現在，これに関して予備評価環境を構築中であり，予備評価後に提案と評価結果をまとめて対外発表を予定する．後者については2024年度以降に予定している．
(4)について，垂直型，水平型への展開は未完であるものの，推論モデルの共通演算機能については全て設計し，かつ小規模FPGAハードウェア上で極めて高速な実行が可能なアクセラレータを実装できた．本アクセラレータのアーキテクチャの提案と予備評価の結果をまとめ，FPGA関連のトップカンファレンスにてポスター発表を行った．現在，継続して詳細な評価を進めている．
|
| 今後の研究の推進方策 |
今後は，(2)のスケジューリング方式の確立に関して，multi-exit方式に加えて，アンサンブル度（水平並列度）を動的に決定するスケジューリングアルゴリズムを研究する．併せてスケジューラの実装方法について検討し，実際のOS上で実現可能であることを明らかする．
(3)シミュレーション評価に関して，(1)，(2)で構築したタスクモデルとスケジューリング方式に対し，シミュレーションによって評価を行う．このためのシミュレーション環境を構築する．(1)で実装したタスクセット生成器を使用してシミュレーション入力用のタスクセットを生成してシミュレーションを行い，従来のリアルタイムスケジューリングと比較し，提案スケジューリング法がシステム負荷にしたがってタスクセットのリアルタイム性能と平均精度を向上させることを明らかにする．
(4)深層学習アクセラレータの構築について，引き続き消費電力について優位性のあるFPGAを利用し，深層学習タスク実行アクセラレータの設計を進める．multi-exit方式とアンサンブル方式を統合したネットワークアーキテクチャを設計し，エッジサーバにおけるアクセラ
レータ群を構築するために必要なFPGA資源使用量と実行速度を明らかにする．
最終年度は主に(5)FPGAを利用する実証研究を行う．研究項目(1)～(3)で確立したタスクスケジューリング方式をリアルタイムOSに実装し，項目(4)で設計したアクセラレータを接続してエッジサーバを構築する．特に高負荷の状況でリアルタイム性を確保可能であることと十分な精度を達成できることを実証実験にて明らかにする．また，この実験は，実際にエッジサーバを構築する際の必要な資源量の見積に役立てることを目的の一つとする．
|
